Eigenschaften, Anwendung und Programmierung von PLDs und FPGAs

Größe: px
Ab Seite anzeigen:

Download "Eigenschaften, Anwendung und Programmierung von PLDs und FPGAs"

Transkript

1 Eignschaftn, Anwndung und Programmirung von PLs und FPGAs Robrt itrich 1 nstitut für chnisch nformatik

2 Glidrung Einlitung/Motivation Eignschaftn Aufbau und Funktionswis Hrstllr Anwndungn Virtx-4 FPGAs Stratix FPGAs Max PLs Anwndungsgbit Programmirung Ausblick Litratur 1 nstitut für chnisch nformatik Foli 2/17

3 Motivation Programmirbar Logik PLs (programmabl logic dvics) sind das am schnllstn wachsnd Sgmnt im Brich dr Logikbaulmnt kürzr Vorlaufzit, gringr NRE (Non Rcovring Enginring) Kostn und kin minimaln Bstllmngn im Vrglich zu ASs Spartan-3 and Virtx-4 EasyPath FPGAs, unlik any AS, offr dsignrs th ability to implmnt in-systm nginring chang ordrs (EOs) using fully r-programmabl look-up tabls (LUs) and flxibl Os. 1 nstitut für chnisch nformatik Foli 3/17

4 Eignschaftn Aufbau von FPGAs und PLs FPGA (Fild Programmabl Gat Array) LBs (onfigurabl Logic Blocks) Vrbindungn zwischn LBs und /O-Blöckn mist SRAM basirt Konfiguration wird nach dm Anlgn dr Btribsspannung gladn Bstimmung dr Signallaufzitn rst nach Plac & Rout möglich PL (omplx Programmabl Logic vic) LAB(Logic Array Block) bstht aus mhrrn Makrozlln Schaltmatrix, Rückkopplungn, /O-Blöck mist Flash-basirt kin Bootphas, nstanton konstant, vorhrsagbar Signallaufzitn 1 nstitut für chnisch nformatik Foli 4/17

5 Eignschaftn onfigurabl Logic Block Bispil für inn LB (Altra APEX 20K): LU (Look Up abl) kombinatorisch Logik Spichrzlln (distributd RAM) synchrons Schibrgistr -FlipFlop/Rgistr Ein-/Ausgäng innrhalb ds LB führn zur /O-Matrix ddicatd routing, z.b. arry hain 1 nstitut für chnisch nformatik Foli 5/17

6 Eignschaftn Hrstllr von FPGAs und PLs Xilinx bkanntstr Nam für FPGAs Philosophi: all möglichn Funktionn britstlln größtn und flxiblstn Grät Altra zwits Schwrgwicht in dr Branch Philosophi: britstlln was di mistn wolln, infach Handhabung, wnigr Faturs Lattic, Actl, Quicklogic Spzialtil-Shops Lattic: bkannt für PLs, "instant-on" FPGA Famili Actl und QuickLogic: OP (On im Programmabl) Produkt 1 nstitut für chnisch nformatik Foli 6/17

7 Anwndungn Virtx-4 Faturs odnam Whitny (highst mountain in continntal Unitd Stats) ASMBL (Advancd Silicon Modular Block) dri anwndungsgbitspzifisch Plattformn LX optimirt für Logik SX high-nd SP Anwndungn FX mbddd procssing and high-spd srial applications chnologi: 90nm, tripl Oxid, MOS, 300mm Wafr, 10-layr coppr On-hip Block-RAM mit 500MHz und FFO, E Support SlctO Standard Spannungn für /O-Grät (SSL, LVS, HSL, LVMOS) Rockt O ranscivr Untrstützung von z.b. P Exprss, SAA, Fibr hannl, Gigabit Ethrnt XtrmSP Slic (bis zu 500MHz) 18 * 18 signd multiplir, addr/subtractor, /O Rgistrs, Op-mod multiplxrs PowrP (450MHz, 32bit RS PU) und MicroBlaz (200MHz, 32bit RS PU) 1 nstitut für chnisch nformatik Foli 7/17

8 Anwndungn Virtx-4 Famili 1 nstitut für chnisch nformatik Foli 8/17

9 Anwndungn Stratix Famili Stratix GX: ranscivr 622 Mbps to 6,375 Gbps addd, 4 to 20 hannls (EP2SGX30...EP2SGX130) 1 nstitut für chnisch nformatik Foli 9/17

10 Anwndungn Stratix Vrbindungsstruktur 1 nstitut für chnisch nformatik Foli 10/17

11 Anwndungn ALM (Adaptiv Logic Modul) bis 8 Eingäng pro 2 ALUs 2 programmirbar Rgistr 2 fst vrschaltt Volladdr carry chain shard arithmtic chain rgistr chain ALM Oprating Mods: Normal mod bis zu 8 ata-nputs für kombinatorisch Logik Extndd LU mod 7-nput-Funktionn odr zwi 5-nput-Funktionn Arithmtic mod mplmntirung von Addirrn, Zählrn, Akkumulatorn und Vrglichrn Shard arithmtic mod mplmntirung von Addr-rs 1 nstitut für chnisch nformatik Foli 11/17

12 Anwndungn MAX PL Global clock ntwork LABs(Local Array Blocks) mit j 10 LEs FM (onfiguration Flash Mmory) SRAM Konfigurationsinformationn nstant on fähig UFM (Usr Flash Mmory) gnral-purpos Spichr Logic Elmnt (LE) control signals 4-input LU programmabl rgistr (,, JK, RS) carry chain gnral-purpos /O pins two mods (normal mod, arithmtic mod) 1 nstitut für chnisch nformatik Foli 12/17

13 Anwndungn Anwndungsgbit Prototypn Produkt mit kurzm Lbnszyklus hohr Einfluss ds Marktintrittszitpunkts Produkt mit gringn Stückzahln Slbstkonfigurirnd Systm Anpassung an gfordrt Eignschaftn zur Laufzit SlfX-Eignschaftn: X Awarnss + Optimzation + Haling + Protction Echtzitvrarbitung z.b. Signalvrarbitung (FR, FF...) hoh Vrarbitungsgschwindigkit und Paralllität Systm on hip 1 nstitut für chnisch nformatik Foli 13/17

14 Programmirung SRAM chnologi größtr Flächn- und Strombdarf Konfiguration bi jdm Start notwndig (z.b. übr JAG-Port aus xtrnm Spichr) schnll Antifus chnologi nidrigstr Flächnbdarf nur inmal programmirbar (On im Programmabl, OP) shr schnll FLASH chnologi nicht flüchtig r-programmirbar langsam Zil: gring Vrlustlistung, gringr Flächnbdarf und hoh Gschwindigkit 1 nstitut für chnisch nformatik Foli 14/17

15 Programmirung ynamisch Partill Rkonfiguration Bispil: Virtx-4 RP 1 nstitut für chnisch nformatik Foli 15/17

16 Ausblick Hardwar Multitasking Spac-multiplxing anstll von tim-multiplxing Flächn- und Rssourcnmanagmnt Virtual Hardwar groß Aufgabn auf klinr Hardwar Problm: nötig Zit für contxt switch JHL 2 Klassn: logic und wir Spichr hoh icht, nicht flüchtig und schnll Zil: Flxibilität von Softwar mit Prformanc von Hardwar vrbindn 1 nstitut für chnisch nformatik Foli 16/17

17 Litratur Büchr/Zitschriftn [1] Markus Wannmachr, as FPGA-Kochbuch [2] Xclljournal, Virtx-4 Spcial Edition [3] Bckr, Platznr, Vrnald, Fild-Programmabl Logic and Applications Wbsitn 1 nstitut für chnisch nformatik Foli 17/17

T= 1. Institut für Technische Informatik http://www.inf.tu-dresden.de/tei/ 30.01.2008 D C D C

T= 1. Institut für Technische Informatik http://www.inf.tu-dresden.de/tei/ 30.01.2008 D C D C nstitut für chnisch nformatik 30.01.2008 nhaltsvrzichnis 1. Aufgab dr iplomarbit 2. Konzpt und Grundidn 3. Entwurf inr modularn Architktur 4. st und Auswrtung 5. Zusammnfassung 6. Ausblick nstitut für

Mehr

Hauptseminar RFID ein Überblick

Hauptseminar RFID ein Überblick Hauptsminar RF in Übrblick Martin Wißbach martin.wissbach@inf.tu-drsdn.d 1 nstitut für chnisch nformatik http://www.inf.tu-drsdn.d// 02.05.2007 Glidrung 1. Einführung Was ist RF? 2. Architktur Grundlgndr

Mehr

T= 1. Trusted Platform Module Die Hardware der Trusted Computing Initiative. Jörg Holfeld. s7207040@inf.tu-dresden.de

T= 1. Trusted Platform Module Die Hardware der Trusted Computing Initiative. Jörg Holfeld. s7207040@inf.tu-dresden.de rustd Platform Modul i Hardwar dr rustd omputing nitiativ Jörg Holfld s7207040@inf.tu-drsdn.d 1 nstitut für chnisch nformatik http://www.inf.tu-drsdn.d// 06.07.2005 Struktur ds Vortrags Einführung Was

Mehr

Überblick über die Intel Virtualization Technology

Überblick über die Intel Virtualization Technology Übrblick übr di ntl Virtualization chnology hilo Vörtlr s7933688@mail.inf.tu-drsdn.d 1 nstitut für chnisch nformatik http://www.inf.tu-drsdn.d// 13.07.2005 Glidrung Einlitung Hardwar Virtualisirung ntl

Mehr

Diplomarbeit Verteidigung

Diplomarbeit Verteidigung iplomarbit Vrtidigung Mikrocontrollrgstützt Slbstorganisationsprinzipin rkonfigurirbarr Rchnrsystm am Bispil dr Xilinx FPGA-Architktur Falk Nidrlin s6838029@inf.tu-drsdn.d 1 nstitut für chnisch nformatik

Mehr

Te I. Hardwareimplementierung kryptographischer Algorithmen. Ein kleiner Einblick. Jan Kossick Fakultät Informatik TU Dresden 16.05.

Te I. Hardwareimplementierung kryptographischer Algorithmen. Ein kleiner Einblick. Jan Kossick Fakultät Informatik TU Dresden 16.05. Hardwarimplmntirung kryptographischr Algorithmn Ein klinr Einblick Jan Kossick Fakultät nformatik U rsdn 1 nstitut für chnisch nformatik http://www.inf.tu-drsdn.d// 16.05.2007 nhalt Gschicht dr Kryptografi

Mehr

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Test und Verifikation digitaler Systeme mit Scan-Verfahren

Test und Verifikation digitaler Systeme mit Scan-Verfahren st und Vrifikation digitalr Systm mit Scan-Vrfahrn Stfan Alx s2174321@inf.tu-drsdn.d 1 nstitut für chnisch nformatik http://www.inf.tu-drsdn.d// 01.01.2005 26.04.2006 Glidrung Einführung Fhlrartn Ursachn

Mehr

Teil 1: Digitale Logik

Teil 1: Digitale Logik Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines

Mehr

Übersicht aktueller heterogener FPGA-SOCs

Übersicht aktueller heterogener FPGA-SOCs Fakultät Informatik, Institut für Technische Informatik, Professur VLSI-Entwurfssysteme, Diagnostik und Architektur Übersicht aktueller heterogener FPGA-SOCs Vortrag zum Lehrstuhlseminar Tilo Zschau tilo.zschau@mailbox.tu-dresden.de

Mehr

Verteidigung der Diplomarbeit. Untersuchung von Funktionsabläufen für das Remote-Thread-Debugging in eingebetteten Systemen

Verteidigung der Diplomarbeit. Untersuchung von Funktionsabläufen für das Remote-Thread-Debugging in eingebetteten Systemen Vrtidigung dr Diplomarbit Untrsuchung von Funktionsabläufn für das Rmot-hrad-Dbugging in ingbtttn Systmn Btrur: Dipl.-nf. Stffn Köhlr Btrundr Hochschullhrr: Prof. Dr.-ng. habil. Rainr G. Spallk 1 9.4.2008

Mehr

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA?

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA? FPGA Übersicht der Aktuellen Bausteine Von Markus Stanczyk Inhaltsverzeichnis 1. Einführung 1.1 Was ist ein FGPA? 2. Aufbau eines FPGA 2.1 Logikblöcke 2.2 Verbindungsarchitektur 3. Marktüberblick 3.1 Allgemein

Mehr

Realisierung eines 16QAM Empfängers auf dem DSK6711

Realisierung eines 16QAM Empfängers auf dem DSK6711 Ralisirung ins 16QAM Empfängrs auf dm SK6711 Matthias Hartmann s9749614@inf.tu-drsdn.d 1 nstitut für chnisch nformatik http://www.inf.tu-drsdn.d// 01.01.2005 Glidrung 1. Motivation 2. QAM Modulation 3.

Mehr

Anwenderprogrammierbare

Anwenderprogrammierbare 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung

Mehr

Entwicklung eines generischen Simulators für Bussysteme

Entwicklung eines generischen Simulators für Bussysteme Entwicklung ins gnrischn Simulators für Bussystm Stphan Radk stphan.radk@inf.tu-drsdn.d 1 nstitut für chnisch nformatik http://www.inf.tu-drsdn.d// 05.04.2006 1 Glidrung Motivation Bussystm in dr Praxis

Mehr

Controlling im Real Estate Management. Working Paper - Nummer: 6. von Dr. Stefan J. Illmer; in: Finanz und Wirtschaft; 2000; 5. Juli; Seite 33.

Controlling im Real Estate Management. Working Paper - Nummer: 6. von Dr. Stefan J. Illmer; in: Finanz und Wirtschaft; 2000; 5. Juli; Seite 33. Controlling im Ral Estat Managmnt Working Papr - Nummr: 6 2000 von Dr. Stfan J. Illmr; in: Finanz und Wirtschaft; 2000; 5. Juli; Sit 33. Invstmnt Prformanc IIPCIllmr Consulting AG Kontaktadrss Illmr Invstmnt

Mehr

Auslegeschrift 23 20 751

Auslegeschrift 23 20 751 Int. CI.2: 09) BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES PATENTAMT G 0 1 K 7 / 0 0 G 01 K 7/30 G 01 K 7/02 f fi \ 1 c r Auslgschrift 23 20 751 Aktnzichn: P23 20 751.4-52 Anmldtag: 25. 4.73 Offnlgungstag: 14.

Mehr

Übersicht EUROWINGS VERSICHERUNGSSCHUTZ. Leistungsbestandteile im Überblick. Hinweise im Schadenfall:

Übersicht EUROWINGS VERSICHERUNGSSCHUTZ. Leistungsbestandteile im Überblick. Hinweise im Schadenfall: Übrsicht EUROWINGS VERSICHERUNGSSCHUTZ Si intrssirn sich für in HansMrkur Risvrsichrung in gut Wahl! Listungsbstandtil im Übrblick BasicPaktschutz Bstandtil Ihrr Risvrsichrung: BasicSmartRücktrittsschutz

Mehr

Kryptologie am Voyage 200

Kryptologie am Voyage 200 Mag. Michal Schnidr, Krypologi am Voyag200 Khvnhüllrgymn. Linz Krypologi am Voyag 200 Sinn dr Vrschlüsslung is s, inn Tx (Klarx) so zu vrändrn, dass nur in auorisirr Empfängr in dr Lag is, dn Klarx zu

Mehr

Emulation und Rapid Prototyping. Hw-Sw-Co-Design

Emulation und Rapid Prototyping. Hw-Sw-Co-Design Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

Emulation und Rapid Prototyping

Emulation und Rapid Prototyping Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture

Mehr

www.virusbuster.de ti g www.virusbuster.de

www.virusbuster.de ti g www.virusbuster.de Prislist www.virusbustr.d G ül ti g ab Ja nu ar 20 08 [ Ntto-Prislist ] www.virusbustr.d All Produkt untrlign dm End Usr Licnc Agrmnt (EULA). All Produkt könnn auf unbgrnzt Zit bnutzt wrdn, - dr Kund rhält

Mehr

Willkommen. Programmierung (MGP) von FPGAs. zur Präsentation

Willkommen. Programmierung (MGP) von FPGAs. zur Präsentation Willkommen zur Präsentation Modulare Grafische Programmierung (MGP) von FPGAs Dr.-Ing. J. Pospiech AVT GmbH Ilmenau Am Hammergrund 1 98693 Ilmenau Tel: +49 (0)3677 / 64 79 0 Fax: +49 (0)3677 / 64 79 69

Mehr

Finanzierung und Förderung von energetischen Maßnahmen für Wohnungseigentümergemeinschaften

Finanzierung und Förderung von energetischen Maßnahmen für Wohnungseigentümergemeinschaften Finanzirung und Fördrung von nrgtischn Maßnahmn für Wohnungsigntümrgminschaftn Rainr Hörl Litr Vrtribsmanagmnt Aktivgschäft Anton Kasak Firmnkundn Zntral Sondrfinanzirungn Sit 1 Finanzirung und Fördrung

Mehr

AVT Spartan-3E Development Kit AVT DK S3E-500 (V1.0) 21.05.2008

AVT Spartan-3E Development Kit AVT DK S3E-500 (V1.0) 21.05.2008 AVT Spartan-3E Development Kit Kurzbeschreibung AVT DK S3E-500 (V1.0) 21.05.2008 Inhaltsverzeichnis Kapitel 1: Kapitel 2: Einführung Komponenten und Eigenschaften AVT Spartan-3E Development Kit Benutzerhandbuch

Mehr

Vorbereitung. Geometrische Optik. Stefan Schierle. Versuchsdatum: 22. November 2011

Vorbereitung. Geometrische Optik. Stefan Schierle. Versuchsdatum: 22. November 2011 Vorbritung Gomtrisch Optik Stfan Schirl Vrsuchsdatum: 22. Novmbr 20 Inhaltsvrzichnis Einführung 2. Wllnnatur ds Lichts................................. 2.2 Vrschidn Linsn..................................

Mehr

IHS2 Seminar CFG. Steffen Ostendorff Zusebau, R2078, Tel: -1788

IHS2 Seminar CFG. Steffen Ostendorff Zusebau, R2078, Tel: -1788 CFG Steffen Ostendorff Zusebau, R2078, Tel: -1788 Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel Integrated HW/SW Systems Group 2. Januar 2012 Self-Organization 05 January 2012 1 Wiederholung CFG 2. Januar

Mehr

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens

Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Self-aware Memory: Hardware-Prototyp eines Prozessorknotens Robert Schelkle Universität Karlsruhe (TH) Institut für Technische Informatik (ITEC) Lehrstuhl für Rechnerarchitektur 24. März 2009 Robert Schelkle

Mehr

TI II. Sommersemester 2008 Prof. Dr. Mesut Güneş 5. Exercise with Solutions

TI II. Sommersemester 2008 Prof. Dr. Mesut Güneş 5. Exercise with Solutions Distributd mbddd 5. Exrcis with olutions Problm 1: Glitkomma-Darstllung (2+2+2+2+2+2=12) Ghn i bi dr binärn Glitkommadarstllung von 2-Byt großn Zahln aus. Dr Charaktristik sthn 4 Bit zur Vrfügung, dr Mantiss

Mehr

Telephones JACOB JENSEN

Telephones JACOB JENSEN Tlphons JACOB JENSEN Mhr als nur in Tlfon... Das Jacob Jnsn Tlfon 80 kann wand- odr tischmontirt wrdn. Es ist in drahtloss, digitals DECT Phon mit inr Vilzahl übrragndr Funktionn wi digital Klangschärf,

Mehr

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich

Modul A. Modul B. Bisheriger Ansatz für dynamisch und partiell rekonfigurierbare Systeme. Slot 0 Slot 1. Prozessor. Dynamischer Bereich DFG Mini Workshop Device Treiber für rekonfigurierbare Rechensysteme HW-ICAP API zur Anwendung der Read-, Modify-, Writeback-Methode für Xilinx Virtex-II FPGAs 8. 9. Dezember TU München Michael Hübner

Mehr

VHDL - Technologische Grundlagen

VHDL - Technologische Grundlagen VHDL - Technologische Grundlagen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 2012 1 / 48 Gliederung Technologien Programmierbare Logikbausteine

Mehr

3 Devisenmarkt und Wechselkurs

3 Devisenmarkt und Wechselkurs 3 Dvisnmarkt und Wchslkurs Litratur: Gandolfo [2003, Chaptr I,2, I.3.1 3.3, I.4, IV.21] Cavs t al. [2002, Chaptr 21.4] Krugman & Obstfld [2004, Kapitl 13, 18.4, 18.7, 20.1 2] Jarchow & Rühmann [2000, Kap.

Mehr

Entwurf und Implementierung einer generischen Backend-Infrastruktur für die grafische Ausgabe des Prozesssimulators DUPSIM

Entwurf und Implementierung einer generischen Backend-Infrastruktur für die grafische Ausgabe des Prozesssimulators DUPSIM Entwurf und mplmntirung inr gnrischn Backnd-nfrastruktur für di grafisch Ausgab ds Prozsssimulators DUPSM Vorstllung ds Diplomthmas 1 25.04.2007 Foli 1 / 14 Glidrung 1. Bsthnds Systm 2. Aufgabnstllung

Mehr

4. Berechnung von Transistorverstärkerschaltungen

4. Berechnung von Transistorverstärkerschaltungen Prof. Dr.-ng. W.-P. Bchwald 4. Brchnng on Transistorrstärkrschaltngn 4. Arbitspnktinstllng Grndorasstzng für dn Entwrf inr Transistorrstärkrstf ist di alisirng ins Arbitspnkts, m dn hrm im Knnlininfld

Mehr

IHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1

IHS2 Seminar. Einführung Zusatzfolien A. Integrated HW/SW Systems Group. IHS2 Seminar 06 November 2009 Self-Organization 19 November 2009 1 Einführung Zusatzfolien A Prof. Dr.-Ing. habil. Andreas Mitschele-Thiel 06 November 2009 Self-Organization 19 November 2009 1 Empfehlungen für die Verzeichnisstruktur Unterverzeichnisse für Projekte doc

Mehr

Bedienungsanleitung. DSLT (Vorabversion vom 29.01.2001)

Bedienungsanleitung. DSLT (Vorabversion vom 29.01.2001) Bdinungsnlitung für DSLT (Vorbvrsion vom 29.01.2001) Inhlt pprtnsichtn...2 llgmins Löschn von Funktionn...3 nrufumlitung / nrufwitrlitung...3 nruf Bntwortn (xtrn)...4 nruf Bntwortn (intrn)...5 Extrn Gspräch

Mehr

PALs, CPLDs und FPGAs

PALs, CPLDs und FPGAs PALs, CPLDs und FPGAs P. Fischer, ziti, Uni Heidelberg, Seite 1 Bezeichnungen Sehr ähnliche Bauelemente werden oft unterschiedlich bezeichnet, z.t. nur aus Marketing-Gründen PLD = Programmable Logic Devices

Mehr

charakteristische DMF F Wertetabelle für F 2-stufiges Schaltnetz ableiten und zeichnen (evtl. Gatter gemeinsam nutzen)

charakteristische DMF F Wertetabelle für F 2-stufiges Schaltnetz ableiten und zeichnen (evtl. Gatter gemeinsam nutzen) Til II 2.2 Standard-Schaltntz als Grundlag für Rchnr Addir- und Multiplizirwrk Halb-Addirr, Voll-Addirr Multiplizirr Schaltntz zur Auswahl von Adrss- und Datnlitungn Multiplxr Dmultiplxr Schaltntz zum

Mehr

F. Wärmeleitung in Rippensystemen

F. Wärmeleitung in Rippensystemen F. Wärmlitung in ippnsystmn F1 Zil: Erhöhung ds Wärmstroms (Fstkörpr Fluid) durch Vrgrößrung dr Austauschfläch Litratur: Elsnr, Hrwig, VDI-Atlas Stationär Wärmlitung in und Wärmübrgang von ippn (Einfach

Mehr

Atomkerne und Radioaktivität

Atomkerne und Radioaktivität tomkrn und Radioaktivität Institut für Krnchmi Univrsität Mainz Klaus Ebrhardt und Razvan Buda 30.04.2012 1 Größnskala tom und Krn nordnung dr tom in inm Kupfr-Chlor-Phthalocyanin-Kristall Elktronnhüll:

Mehr

INTERNET- UND IT-LÖSUNGEN FÜR GESCHÄFTSKUNDEN Individuelle Produkte und Dienstleistungen

INTERNET- UND IT-LÖSUNGEN FÜR GESCHÄFTSKUNDEN Individuelle Produkte und Dienstleistungen INTERNET- UND IT-LÖSUNGEN FÜR GESCHÄFTSKUNDEN Individull Produkt und Dinstlistunn NICHT THEORIE, SONDERN PRAXIS ntclusiv ist IT mit IQ und Srvic. Unsr Hrzn schlan für Innovation. Unsr Köpf stckn vollr

Mehr

Wie in der letzten Vorlesung besprochen, ergibt die Differenz zwischen den Standardbildungsenthalpien

Wie in der letzten Vorlesung besprochen, ergibt die Differenz zwischen den Standardbildungsenthalpien Vorlsung 0 Spnnungsnrgi dr Cyclolkn Wi in dr ltztn Vorlsung bsprochn, rgibt di Diffrnz zwischn dn Stndrdbildungsnthlpin dr Cyclolkn C n n und dm n-fchn Bitrg für di C - Gruppn [n (-0.) kj mol - ] di Ringspnnung.

Mehr

zum NEMO-Anwenderforum Industrielle Bildverarbeitung am 03.04.2007 in Dresden

zum NEMO-Anwenderforum Industrielle Bildverarbeitung am 03.04.2007 in Dresden Vortrag zum NEMO-Anwenderforum Industrielle Bildverarbeitung am 03.04.2007 in Dresden Umsetzung leistungsfähiger Algorithmen der industriellen Bildverarbeitung in FPGAs Dr.-Ing. J. Pospiech, AVT GmbH Agenda

Mehr

MUFFEN IN WARMSCHRUMPFTECHNIK. ZIEGLER ENGINEERING GmbH 07121-9494-0 07121-9494-94. Stützpunkthändler. Heubergstr. 3 D-72766 Reutlingen

MUFFEN IN WARMSCHRUMPFTECHNIK. ZIEGLER ENGINEERING GmbH 07121-9494-0 07121-9494-94. Stützpunkthändler. Heubergstr. 3 D-72766 Reutlingen IN WARMSCHRUMPFTECHNIK MUFFEN Stützpunkthändlr ZIEGLER ENGINEERING GmbH Hubrgstr. 3 D-72766 Rutlingn 07121-9494-0 07121-9494-94 www.z-gmbh.d info@z-gmbh.d muffn in warmschrumpftchnik Vrbindungsmuffn für

Mehr

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA

Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Realisierung einer 32'768-Punkt-FFT für 2 GBytes/s Datenrate auf einem FPGA Mentor User Conference 2004 - Würzburg Michael Pichler, m.pichler@zma.ch Dino Zardet, d.zardet@zma.ch Prof. Karl Schenk, k.schenk@zma.ch

Mehr

Nachstehende Studien- und Prüfungsordnung wurde geprüft und in der 348. Sitzung des Senats am 15.07.2015 verabschiedet.

Nachstehende Studien- und Prüfungsordnung wurde geprüft und in der 348. Sitzung des Senats am 15.07.2015 verabschiedet. Nachsthnd Studin- und Prüfungsordnung wurd gprüft und in dr 348. Sitzung ds Snats am 15.07.2015 vrabschidt. Nur dis Studin- und Prüfungsordnung ist dahr vrbindlich! Prof. Dr. Rainald Kasprik Prorktor Studium,

Mehr

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1 BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-FGGC) Nutzer-IOs On-Board 0MHz Oszillator LEDs, Taster Rastermaß:. mm Maße: x mm

Mehr

C t S f. E r F g. H u C s. U p H q. L b A j. S x T n. j c g s. n v R H. r f T a. e a I o. y g W i o o L e c a B i o n e n. v I u m b M x H c x z

C t S f. E r F g. H u C s. U p H q. L b A j. S x T n. j c g s. n v R H. r f T a. e a I o. y g W i o o L e c a B i o n e n. v I u m b M x H c x z y g W i o o L c a B i o n n a I o E a f i E s l t f n v R H v I u m b M x H c x z S x T n T w Z E h V n u i C t S f p F o E R K o y a l H u C s t A V U K g K U p H q h D x G f U s q f y g L b A j w E u

Mehr

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform

Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Automatisierung mit Hilfe einer rekonfigurierbaren FPGA-Hardwareplattform Prof. Dr.-.-Ing.. Frank Kesel Fachhochschule Pforzheim Übersicht Vom Algorithmus zum Chip High-Level Synthese Anwendungsbeispiel

Mehr

LHG - ein starker Partner für den Lebensmitteleinzelhandel

LHG - ein starker Partner für den Lebensmitteleinzelhandel ng Ausbildu adt... bi dr iblst E n i G LH tion in flich Z din bru vsti n I t u g Ein ukunft! LHG - in starkr Partnr für dn Lbnsmittlinzlhandl Di Lbnsmittlhandlsgsllschaft (LHG) ist di größt inhabrgführt

Mehr

Wohin mit dem Atommüll?

Wohin mit dem Atommüll? Krnnrgi Wohin mit dm Atommüll? (Kurzfassung).V. Rainr Klut http://nuklaria.d/ 7. Novmbr 2015 1 1 Angst vor Atommüll 2 2 Angst vor Atommüll 3 3 Angst vor Atommüll 4 4 Angst vor Atommüll 5 5 Volumina radioaktivr

Mehr

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung

Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Datenflussrechnen mit FPGAs für die biomedizinische Bildverarbeitung Frederik Grüll, Udo Kebschull Infrastruktur und Rechnersysteme in der Informationsverarbeitung Goethe-Universität Frankfurt ZKI-Frühjahrstagung

Mehr

[Arbeitsblatt Trainingszonen]

[Arbeitsblatt Trainingszonen] [Arbitsblatt Trainingszonn] H r z f r q u n z 220 210 200 190 180 170 160 150 140 130 120 110 100 90 80 70 60 50 40 30 20 10 0 RHF spazirn walkn lockrs zügigs MHF Jogging Jogging Gsundhits -brich Rohdatn

Mehr

Innovative Information Retrieval Verfahren

Innovative Information Retrieval Verfahren hut Innovativ Vrfahrn Hauptsminar Wintrsmstr 2004/2005 Grundlagn Htrognität Ursachn Bispil Lösungsansätz Visualisirung Ausblick Qualität (PagRank t al.) Multimdia- Maschinlls Lrnn im IR (v.a. nuronal Ntz)

Mehr

Das große All-in-All CPLD/FPGA Tutorial

Das große All-in-All CPLD/FPGA Tutorial Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

EBA SERIE 1/2 INFORMATION KOMMUNIKATION IKA ADMINISTRATION SCHULISCHES QUALIFIKATIONSVERFAHREN SCHLUSSPRÜFUNG 2013 BÜROASSISTENTIN UND BÜROASSISTENT

EBA SERIE 1/2 INFORMATION KOMMUNIKATION IKA ADMINISTRATION SCHULISCHES QUALIFIKATIONSVERFAHREN SCHLUSSPRÜFUNG 2013 BÜROASSISTENTIN UND BÜROASSISTENT SCHLUSSPRÜFUNG 013 BÜROASSISTENTIN UND BÜROASSISTENT SCHULISCHES QUALIFIKATIONSVERFAHREN 1 EBA INFORMATION KOMMUNIKATION IKA ADMINISTRATION SERIE 1/ Kandidatnnummr Nam Vornam Datum dr Prüfung PUNKTE UND

Mehr

LOW-COST MESSTECHNIK. Grundsätzliches zum Messen (Vortrag) schnelle Prozesse ( Oszillograf ) langsame Prozesse (

LOW-COST MESSTECHNIK. Grundsätzliches zum Messen (Vortrag) schnelle Prozesse ( Oszillograf ) langsame Prozesse ( Güntr Quast 10. Nov. 1999 Johanns Gutnbrg-nivrsität Mainz LOW-COST MESSTECHNK Grundsätzlichs zum Mssn (Vortrag) Prisgünstig Grät für schnll Prozss ( Oszillograf ) langsam Prozss ( Datnloggr ) Mssn und

Mehr

chemisches Fortgeschrittenenpraktikum SS 2000

chemisches Fortgeschrittenenpraktikum SS 2000 Physikalisch-chmischs chmischs Fortgschrittnnpraktikum SS Vrsuch F- 3: UV/VIS-Spktroskopi Vrsuchstag: 7.6. Svn Entrlin Grupp 3 18 97 36 174 Vrsuch F-3: UV/VIS-Spktroskopi PC-Fortgschrittnnpraktikum Glidrung:

Mehr

Kapitel 2: Finanzmärkte und Erwartungen. Makroökonomik I -Finanzmärkte und Erwartungen

Kapitel 2: Finanzmärkte und Erwartungen. Makroökonomik I -Finanzmärkte und Erwartungen Kapitl 2: Finanzmärkt und 1 /Finanzmärkt -Ausblick Anlihn Aktinmarkt 2 2.1 Anlihn I Anlih Ausfallrisiko Laufzit Staatsanlihn Untrnhmnsanlihn Risikoprämi: Zinsdiffrnz zwischn inr blibign Anlih und dr Anlih

Mehr

Anwendung des Operationsverstärkers

Anwendung des Operationsverstärkers Anwndung ds Oprationsvrstärkrs Lars Paasch 5.09.0 Inhaltsvrzichnis Inhaltsvrzichnis Das Schaltzichn 3 Vrglich zwischn idaln OPV mit raln OPV 3 Das Baulmnt Dr Bzichnungsschlüssl Dr Cod bkanntr Hrstllr Tmpraturbrich

Mehr

Wie kalkuliere ich meine IT-Kosten (Standard Software as a Service versus klassischer Individual-Software)?

Wie kalkuliere ich meine IT-Kosten (Standard Software as a Service versus klassischer Individual-Software)? Wi kalkulir ich min IT-Kostn (Standard Softwar as a Srvic vrsus klassischr Individual-Softwar)? Dr. Wolfgang Walz, Vorstand IBIS Prof. Thom AG Übrblick Forschungsplattform IBIS Labs Potnzial dr nustn Softwargnration

Mehr

5 Zusammengesetzte und reguläre Schaltungsstrukturen

5 Zusammengesetzte und reguläre Schaltungsstrukturen 5 Zusammengesetzte und reguläre Schaltungsstrukturen regelmäßig aufgebaute (reguläre) Schaltungsstrukturen implementieren jeweils eine größere Zahl an Gatterfunktionen wichtigste Vertreter: Speicher, programmierbare

Mehr

Lösungen für Verfügbarkeitsmanagement

Lösungen für Verfügbarkeitsmanagement Lösungn für Vrfügbarkitsmanagmnt Litfadn für Entschidr: Kaufkritrin Lösungn für Vrfügbarkitsmanagmnt Entschidn Si sich für in Lösung, di in intgrirt Sicht komplxr IT-Umgbungn bitt und Idntifizirung, Priorisirung

Mehr

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski 05.03.205 05.03.205 Was ist ChipVORX? 05.03.205 3 Typische Testaufgaben

Mehr

Energieleitlinie für Kall

Energieleitlinie für Kall Enrgilitlini für Kall Global dnkn, lokal handln! nrgitam kall Arbitsgrupp Bluchtung Umstzung dr Projkt aus dr Enrgilitlini dr Gmind Kall Donnrstag, 12. Mai 2011 17.00 Uhr Rathaus Kall Enrgilitlini Kall

Mehr

2.6! Sicherheit, Zuverlässigkeit, Verfügbarkeit

2.6! Sicherheit, Zuverlässigkeit, Verfügbarkeit .6! Sihrhi, Zuvrlässigki, Vrfügbarki Sihrhi! EN ISO 9:5! Sihrhi safy is in Zusand, in dm das Risiko ins Prsonn- odr Sahshadns auf inn annhmbarn Wr bgrnz is. Sihrhi is nih bwsnhi von Risiko Wi hoh is in

Mehr

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert Technologie Überblick Flash & Antifuse vs. SRAM André Ehlert Agenda > Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung FPGA Allgemeiner Aufbau und Funktion FPGA

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

Prozessoren in Programmierbarer Logik

Prozessoren in Programmierbarer Logik Bahne Carstens Prozessoren in Programmierbarer Logik Inhalt Prozessoren in Programmierbarer Logik...1 Inhalt...1 Vorteile...1 Die Prozessor-Lösungen der Größe nach sortiert:...2 PicoBlaze...2 MicroBlaze...3

Mehr

Wir sind Ihr kompetenter Partner für Netzwerke IT-Dienstleistungen und IT-Security

Wir sind Ihr kompetenter Partner für Netzwerke IT-Dienstleistungen und IT-Security ...and your n works Wir sind Ihr kompnr Parnr für Nzwrk IT-Dinslisungn und IT-Scuriy Profil Als profssionllr Sysmhaus-Parnr für IT-Sysm vrwirklichn wir abgsimm Lösungn aus dn Brichn Nzwrk, IT-Srvics und

Mehr

Heizlastberechnung Seite 1 von 5. Erläuterung der Tabellenspalten in den Heizlast-Tabellen nach DIN EN 12831

Heizlastberechnung Seite 1 von 5. Erläuterung der Tabellenspalten in den Heizlast-Tabellen nach DIN EN 12831 Hizlastbrchnung Sit 1 von 5 Erläutrung dr Tabllnspaltn in dn Hizlast-Tablln nach DIN EN 12831 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 3x4x5 6-7 12 + 13 8 x 11 x 14 15 x Θ Orintirung Bautil Anzahl Brit Läng

Mehr

Modulare Grafische Programmierung (MGP) von FPGAs

Modulare Grafische Programmierung (MGP) von FPGAs Modulare Grafische Programmierung (MGP) von FPGAs Linna Lu Technische Universität Ilmenau Projektseminar KBSE Projektseminar KBSE Ilmenau 29.06.2005 Linna Lu Projektseminar Softwaresysteme/Prozessinformatik

Mehr

Eine Sonderstudie im Rahmen des

Eine Sonderstudie im Rahmen des Ein Studi dr Initiativ D21, durchgführt von TNS Infratst Ein Sondrstudi im Rahmn ds Govrnmnt Monitor 2010 Bürgr und Staat. Bzihung gstört? mit frundlichr Untrstützung von Govrnmnt Monitor 2010 Bürgr und

Mehr

Modulare Grafische Programmierung (MGP) von FPGAs

Modulare Grafische Programmierung (MGP) von FPGAs Modulare Grafische Programmierung (MGP) von FPGAs Dr.-Ing. Jörg Pospiech AVT GmbH Ilmenau Am Hammergrund 1 D-98693 Ilmenau Tel.: +49 (0) 3677 64790 Fax.: +49 (0) 3677 647999 Mail: j.pospiech@avt-ilmenau.de

Mehr

Messsysteme für den SwissFEL

Messsysteme für den SwissFEL Messsysteme für den SwissFEL Signalauswertung mit Xilinx Virtex-5 FPGAs Embedded Computing Conference 2011 Christa Zimmerli Masterstudentin MSE Wissenschaftliche Assistentin christa.zimmerli@fhnw.ch Institut

Mehr

Inbetriebnahme und Bedienung Internet-Telefonie-Adapter

Inbetriebnahme und Bedienung Internet-Telefonie-Adapter Inbtribnahm und Bdinung Intrnt-Tlfoni-Adaptr 884261 01 08/04 Funktionn und Listungsmrkmal Intrnt-Tlfoni (Voic ovr IP) mit n (Aurswald o an Hrstllr) -> Sit 2 - mit alln intrnn Tilnhmrn kostnlos 1 übr das

Mehr

Quick-Guide für das Aktienregister

Quick-Guide für das Aktienregister Quick-Guid für das Aktinrgistr pord by i ag, spritnbach sitzrland.i.ch/aktinrgistr Quick-Guid Sit 2 von 7 So stign Si in Nach dm Si auf dr Hompag von.aktinrgistr.li auf das Flash-Intro gklickt habn, rschint

Mehr

Optimierung der Rechenleistung pro Fläche von Prozessorarchitekturen durch Rekonfiguration von Funktionseinheiten

Optimierung der Rechenleistung pro Fläche von Prozessorarchitekturen durch Rekonfiguration von Funktionseinheiten Fakultät für Informatik Institut für Technische Informatik Optimierung der Rechenleistung pro Fläche von Prozessorarchitekturen durch Rekonfiguration von Funktionseinheiten Rainer Scholz Dissertation zur

Mehr

Vorschlag des Pädagogischen Beirats für IKT Angelegenheiten im SSR für Wien zur Umsetzung der "Digitalen Kompetenzen" am Ende der Grundstufe II

Vorschlag des Pädagogischen Beirats für IKT Angelegenheiten im SSR für Wien zur Umsetzung der Digitalen Kompetenzen am Ende der Grundstufe II Vorschlag ds Pädagogischn Birats für IKT Anglgnhitn im SSR für Win zur Umstzung dr "Digitaln Komptnzn" am End dr Grundstuf II Dis Komptnzlist ntstand untr Vrwndung dr "Digitaln Komptnzn für di 8. Schulstuf"

Mehr

Kostenlosen Zugriff auf den Downloadbereich für ELOoffice bekommen Sie, wenn Sie Ihre Lizenz registrieren (Siehe Kapitel 5.2, Seite 28).

Kostenlosen Zugriff auf den Downloadbereich für ELOoffice bekommen Sie, wenn Sie Ihre Lizenz registrieren (Siehe Kapitel 5.2, Seite 28). 21 Si solltn nach Möglichkit immr di aktullstn Vrsionn intzn, bvor Si dn ELO-Support kontaktirn. Oft sind Prlm bi inm nun Updat schon bhn. 21.1 ELOoffic Downloads und Programmaktualisirungn Kostnlon Zugriff

Mehr

Rechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop

Rechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop Rechnerarchitektur und Betriebssysteme (CS201): Architektur, ALU, Flip-Flop 17. September 2013 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität Basel Uebersicht Ausgewählte

Mehr

Embedded OS-9 auf RISC-Prozessoren von Motorola

Embedded OS-9 auf RISC-Prozessoren von Motorola Firmenporträt BALS Werner BALS Hardware & Software Wielinger Str. 20 D-82340 Feldafing Tel.:+49 8157 900491 Fax:+49 8157 900492 email: wernerb@cube.net OS-9-Systemlösungen für embedded-applikationen OS-9-Systemportierungen

Mehr

Synthese Eingebetteter Systeme. 8 FPGAs

Synthese Eingebetteter Systeme. 8 FPGAs 12 Synthese Eingebetteter Systeme Sommersemester 2011 8 FPGAs Michael Engel Informatik 12 TU Dortmund 2011/05/11 FPGAs Energieeffizienz FPGA: Strukturen und Routing Virtex 5 XUPv5-Board Anschlüsse Konfiguration

Mehr

CUBiT IT Solutions GmbH Ing. Peter-Paul Witta. http://www.cubit.at/pres/

CUBiT IT Solutions GmbH Ing. Peter-Paul Witta. <paul.witta@cubit.at> http://www.cubit.at/pres/ Srvic- und Infrastrukturmanagmnt mit dm dirctinsight:dirctor CUBiT IT Solutions GmbH Ing. Ptr-Paul Witta http://www.cubit.at/prs/ Einsatzzil Information wnn Dinst ausfalln übr Systmstatus

Mehr

Durchführungsbestimmungen zum Großen Wiener Faschingsumzug 2016

Durchführungsbestimmungen zum Großen Wiener Faschingsumzug 2016 An l äs s l i c h 2 5 0J a h r Wi n rpr a t r! Großr Faschingsumzugs 2016 im Winr Pratr Lib Frund ds Großn Faschingsumzugs 2016 im Winr Pratr! Es ist mir in bsondr Frud, Euch di Ausschribungsuntrlagn zum

Mehr

P R Ä S E N T A T I O N S S Y S T E M E

P R Ä S E N T A T I O N S S Y S T E M E Clvrtouch LCD Intraktiv-Monitor Di Sahara Clvrtouch LCD Produktfamili bitt in groß Auswahl intraktivr Multitouch-Monitor mit Bilddiagonaln von 32 bis 82. Dr Einsatz modrnstr Touch-Tchnologi garantirt intuitiv

Mehr

gesunde ernährung Ballaststoffe arbeitsblatt

gesunde ernährung Ballaststoffe arbeitsblatt gsund rnährung Ballaststoff Ballaststoff sind unvrdaulich Nahrungsbstandtil, das hißt si könnn wdr im Dünndarm noch im Dickdarm abgbaut odr aufgnommn wrdn, sondrn wrdn ausgschidn. Aufgrund disr Unvrdaulichkit

Mehr

DE CELLO Technologie

DE CELLO Technologie CELLO Tchnologi DE LG hat NON 2 mit dr nu ntwickltn CELLO Tchnologi ingführt, di Listung und Zuvrlässigkit vrbssrt. Bis zu 320 W 300 W CELLO Tchnologi Cll Connction Elctrically Low Loss Low Strss Optical

Mehr

Was ist der richtige Servoantrieb für die Anwendung?

Was ist der richtige Servoantrieb für die Anwendung? Ws is dr richig Srvnrib ür di Anwndung? Ws is dr richig Srvnrib ür di Anwndung? Pr. Dr.-Ing. Crsn Frägr 8.0.013 1 Ws is dr richig Srvnrib ür di Anwndung? Srvnrib in Prdukinsschinn, Aubu vn Srvnribn Lisungsuslgung,

Mehr

Allgemeine Hinweise zu den Beispielen 6-8 (Abscheidung von Metallen, Elektrodenpotentiale, Redoxreaktionen in Lösung)

Allgemeine Hinweise zu den Beispielen 6-8 (Abscheidung von Metallen, Elektrodenpotentiale, Redoxreaktionen in Lösung) Allgmin Hinwis zu dn Bispiln 6-8 (Abschidung von Mtalln, Elktrodnpotntial, Rdoxraktionn in Lösung) Grundlagn: Oxidation, Rduktion, Oxidationszahln, Elktrongativität, Rdoxraktionn, lktrochmisch Spannungsrih,

Mehr

FPGAs (Field Programable Arrays) Informationstechnik für Luft- und Raumfahrt Aerospace Information Technology

FPGAs (Field Programable Arrays) Informationstechnik für Luft- und Raumfahrt Aerospace Information Technology FPGAs (Field Programable Arrays) FPGA Field Programmable: can be programmed in the field after manufacture Gate Array, ASIC (Application Specific IC (IC = Integrted Circuit) ) an approach to the design

Mehr

Eingebettete Taktübertragung auf Speicherbussen

Eingebettete Taktübertragung auf Speicherbussen Eingebettete Taktübertragung auf Speicherbussen Johannes Reichart Workshop Hochgeschwindigkeitsschnittstellen Stuttgart, 07.11.2008 Unterstützt durch: Qimonda AG, München Institut für Prof. Elektrische

Mehr

Release Notes. Windows und OS X. Systemanforderungen. Microsoft Windows

Release Notes. Windows und OS X. Systemanforderungen. Microsoft Windows Release Notes Windows und OS X Systemanforderungen Microsoft Windows Intel Core 2 Duo, AMD Athlon 64 X2 oder höher. 2 GB RAM (4 GB empfohlen) 400 MB freier Festplattenplatz Microsoft Windows 7 Service

Mehr

Rechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1

Rechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1 4. WICHTIGE SCHALTNETZE (c) Peter Sturm, University of Trier 1 Wichtige Schaltnetze Häufig verwendete Grundfunktionen Umwandeln (Decoder) Verteilen (Multiplexer) und Zusammenfassen (Demultiplexer) Arithmetisch-

Mehr

Realisierung eines fernsteuerbaren Testcontrollers für FPGA-basierte Systeme. Kolloquium zum Mastermodul INF-PM-FPG

Realisierung eines fernsteuerbaren Testcontrollers für FPGA-basierte Systeme. Kolloquium zum Mastermodul INF-PM-FPG Fakultät Informatik, Inst. für Tech. Informatik, Prof. für VLSI-Entwurfssysteme, Diagnostik und Architektur Realisierung eines fernsteuerbaren Testcontrollers für FPGA-basierte Systeme Kolloquium zum Mastermodul

Mehr

Hi-trac Leuchte LED. Abdeckung: Diffusor, Kunststoff, strukturiert.

Hi-trac Leuchte LED. Abdeckung: Diffusor, Kunststoff, strukturiert. indirkt strahlnd 72 2000 LED 0q p DALI 132.000 LED 12W 10lm 3000K Warmwiß DALI Vrsion 2 Produktbschribung Panlprofil: Aluminium, pulvrbschichtt. Obrsit: Armatur mit LED-Modul. 5polig Stckklmm. Abgdckts

Mehr

19. Bauteilsicherheit

19. Bauteilsicherheit 9. Bautilsichrhit Ein wsntlich Aufgab dr Ingniurpraxis ist s, Bautil, di infolg dr äußrn Blastung inm allgminn Spannungs- und Vrformungszustand untrlign, so zu dimnsionirn, dass s währnd dr gsamtn Btribszit

Mehr

Praktikum Digitaltechnik

Praktikum Digitaltechnik dig Datum : 1.06.2009 A) Vorbereitungsaufgaben 1) Was unterscheidet sequentielle und kombinatorische Schaltungen? Kombinatorische ~ Sequentielle ~ Ausgänge sind nur vom Zustand der Eingangsgrößen abhängig

Mehr