Anwenderprogrammierbare

Größe: px
Ab Seite anzeigen:

Download "Anwenderprogrammierbare"

Transkript

1 4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1

2 Einteilung der Programmiertechnologien Programmierung (im Sinne einer Konfigurierung): Verbindungsstruktur Funktionsböcke Ein-/Ausgabezellen S. A. Huss / Folie 4-2

3 Einteilung der Programmiertechnologien Statische RAM-Zelle Lesen/Schreiben: TT wird über Wortleitung geöffnet Normalbetrieb: TT gesperrt; steuern das zugehörige Programmierelement Inhalt der Zelle ist flüchtig, d.h. Einschreiben der Konfiguration nach jedem Neustart ('power-up') erforderlich Besonderheit: S. A. Huss / Folie 4-3

4 Einteilung der Programmiertechnologien EPROM-Zelle Schreiben: Einbringen einer Ladung auf G2 mittels einer hohen Programmierspannung (11-21V) zwischen G1 und Drain-Anschluß: Transistor wird dauerhaft ausgeschaltet (Verschiebung der Schwellenspannung) Löschen: durch Bestrahlung mit UV-Licht elektrisch (EEPROM oder flash-eprom) S. A. Huss / Folie 4-4

5 Einteilung der Programmiertechnologien Tabelle 4.1 Besonderheiten: Inhalt der Zelle ist nicht flüchtig Datenerhaltung mehr als 10 Jahre Programmierzyklen möglich S. A. Huss / Folie 4-5

6 Einteilung der Programmiertechnologien Antifuse Technik Funktion : Umgekehrt wie eine Schmelzsicherung Programmierung : Durch einen stromstoß (3 15 ma) Varianten : HL/HL Metall/Metall Mischformen Roff : 1 2 M Ron : Besonderheit: Verbindung ist irreversibel S. A. Huss / Folie 4-6

7 Einteilung der Programmiertechnologien Entwicklungstrends Speicherprogrammierbare werden den Markt beherrschen. S. A. Huss / Folie 4-7

8 Programmable logic device (PLD) Einteilung: kombinatorische DNF-Implementierung sequentielle kombinatorische Teilschaltung Speicherelemente Huffman-Normalform einer FSM Beispiel: Funktionen yo, y1 S. A. Huss / Folie 4-8

9 Programmable logic device (PLD) DNF mit p Eingängen, n Produkttermen, m Ausgängen: konjunktiv verknüpfte Eingangssignale (Produktterme) [ UND-Ebene] werden disjunktiv verknüpft (SOP, 'sum of products') [ ODER-Ebene] Klassifizierung von PLD PROM ODER-Ebene programmierbar PLA, (FPLA) UND-Ebene programmierbar ODER-Ebene PAL UND-Ebene programmierbar LCA ('logic cell array'), FPGA neue, unterschiedliche Architekturen S. A. Huss / Folie 4-9

10 Programmable logic device (PLD) programmable read only memory (PROM) Architektur: vollständig dekodierte, fest verdrahtete UND-Ebene programmierbare ODER-Ebene Abbild der Wahrheitstabelle Beispiel: Funktionen yo, y1 S. A. Huss / Folie 4-10

11 Programmable logic device (PLD) Bewertung: geeignet für Kodierung weniger geeignet für die Implementierung logischer Funktionen aufgrund der vollständigen Dekodierung (p Eingänge: 2p Produktterme): viele Eingänge nicht alle Produktterme erforderlich hohe Redundanz programmable logic array (PLA) Architektur: keine festverdrahtete UND-Ebene Produktterme können mehrfach in der ODER-Matrix verwendet werden S. A. Huss / Folie 4-11

12 Programmable logic device (PLD) Beispiel: Funktionen yo, y1 S. A. Huss / Folie 4-12

13 Programmable logic device (PLD) nmos-realisierung des Beispiels: p0 x2 x2 p1 p2 x0 x0 x1 x2 p3 x0 x1 x 0 x1 x0 x2 x2 x0 x1 x2 Programmierung: CMOS-PLA: EPROM, EEPROM bipolare PLA: Trennung von Schmelzpfaden ('fusible links'), irreversibel Übergabeformat für Programmiergerät: JEDEC-Norm S. A. Huss / Folie 4-13

14 Programmable logic device (PLD) programmable array logic (PAL) Architektur: Prinzipschaltung für sequentielle Logik: S. A. Huss / Folie 4-14

15 Programmable logic device (PLD) Complex PLD (CPLD) Einteilung SPLD ('simple PLD'): PROM, PLA, PAC mit einer Komplexität bis zu 1000 äquivalenten Gattern CPLD ('complex PLD'): PAL-ähnliche Blöcke (LAB) werden mittels einer Schaltmatrix verbunden. Komplexität: mehrere äquivalente Gatter S. A. Huss / Folie 4-15

16 Programmable logic device (PLD) Verzögerungsmodell für PLD: S. A. Huss / Folie 4-16

17 Field programmable gate array (FPGA) Feinkörnigere Architektur im Vergleich zu CPLD Verdrahtung aus Segmenten S. A. Huss / Folie 4-17

18 Field programmable gate array (FPGA) Implementierung kombinatorischer/sequentieller Logik mittels programmierbarer Funktionsblöcke Logikzellen o kombinatorische o sequentielle o gemischte E/A-Zellen Schalter für anwendungsspezifische Verdrahtung (Verbildung von Leitungselementen) globale Verbindungen und dedizierte Taktleitungen Architekturvarianten Sea of Gates Multiplexer Lookup Table S. A. Huss / Folie 4-18

19 Field programmable gate array (FPGA) Multiplexerbasierte Architektur Actel Act-1 1. Schaltkreisarchitektur S. A. Huss / Folie 4-19

20 Field programmable gate array (FPGA) 2. Programmierbare Verbindungen S. A. Huss / Folie 4-20

21 Field programmable gate array (FPGA) 3. Logikzelle (LM: 'logic module') 4. LM-Implementierung eines SR-Latch (negierte Eingänge) Realisierung der Speicherfunktion mittels Rückkopplung S. A. Huss / Folie 4-21

22 Field programmable gate array (FPGA) Actel Act-2, Act-3 S. A. Huss / Folie 4-22

23 Field programmable gate array (FPGA) Verzögerungsmodell: S. A. Huss / Folie 4-23

24 Field programmable gate array (FPGA) Modell der Verbindungsverzögerung: Aus Elmore Ansatz: µ4 (t ) µ4 (t ) R14C1 R24C 2 R34C 3 R44C 4 R1C1 R1 R2 C 2 R1 R2 R3 C 3 wobei: Antifuse: r Leitungssegment: C, (R 0) τ D4 R1 R2 R3 4 RC4 3 RC3 R4 C 4 2 RC2 Anzahl Antifuses: 100K 1M S. A. Huss / Folie 4-24 RC1

25 Field programmable gate array (FPGA) Lookup Table basierte Architektur Xilinx XC Schaltkreisarchitektur S. A. Huss / Folie 4-25

26 Field programmable gate array (FPGA) 2. Programmierbare Verbindungen S. A. Huss / Folie 4-26

27 Field programmable gate array (FPGA) 3. Zellen CLB LUT : : 'configurable logic block' 'lookup table' S. A. Huss / Folie 4-27

28 Field programmable gate array (FPGA) Xilinx XC 3000 S. A. Huss / Folie 4-28

29 Field programmable gate array (FPGA) Verzögerungsmodell: S. A. Huss / Folie 4-29

30 Field programmable gate array (FPGA) Modell der Verbindungsverzögerung: S. A. Huss / Folie 4-30

31 Field programmable gate array (FPGA) S. A. Huss / Folie 4-31

32 Zusammenfassende Bewertung Neue Anwendungsfelder anwenderprogrammierbarer : Prozessoren (ASIP) Custom computing machines (CCM) Rapid prototyping S. A. Huss / Folie 4-32

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen

Programmierbare Logik CPLDs. Studienprojekt B Tammo van Lessen Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare

Mehr

Eingebettete Systeme Modellierung und Zielarchitekturen

Eingebettete Systeme Modellierung und Zielarchitekturen Eingebettete Systeme Modellierung und Zielarchitekturen Vorlesungsbegleitende Unterlagen WS 2003/2004 Klaus Waldschmidt Teil 9 Field Programmable Gate Arrays - FPGA Literatur: 1. M. Wannemacher, Das FPGA-Kochbuch,

Mehr

VHDL - Technologische Grundlagen

VHDL - Technologische Grundlagen VHDL - Technologische Grundlagen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 2012 1 / 48 Gliederung Technologien Programmierbare Logikbausteine

Mehr

Digitaltechnik II SS 2007

Digitaltechnik II SS 2007 Digitaltechnik II SS 27 8. Vorlesung Klaus Kasper Inhalt Halbleiterspeicher Random Access Memory (RAM) SRAM DRAM ROM Programmierbare ROM Realisierung digitaler Systeme Automaten Digitaltechnik 2 2 Halbleiterspeicher

Mehr

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA?

FPGA. Übersicht der Aktuellen Bausteine. Inhaltsverzeichnis. 1. Einführung 1.1 Was ist ein FGPA? FPGA Übersicht der Aktuellen Bausteine Von Markus Stanczyk Inhaltsverzeichnis 1. Einführung 1.1 Was ist ein FGPA? 2. Aufbau eines FPGA 2.1 Logikblöcke 2.2 Verbindungsarchitektur 3. Marktüberblick 3.1 Allgemein

Mehr

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt

Technische Grundlagen der Informatik Kapitel 5. Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Technische Grundlagen der Informatik Kapitel 5 Prof. Dr. Sorin A. Huss Fachbereich Informatik TU Darmstadt Kapitel 5: Themen Speicherarchitekturen RAM-, ROM-Speicher Flash-Speicher Logikimplementierung

Mehr

System- Realisierung

System- Realisierung 3 Entwurf, Simulation und Synthese von digitalen Strukturen 3.1 Programmierbare Logikschaltungen System- Realisierung Standard- Bauelemente ASIC Application Specific Integrated Circuit Mikroprozessor,

Mehr

PALs, CPLDs und FPGAs

PALs, CPLDs und FPGAs PALs, CPLDs und FPGAs P. Fischer, ziti, Uni Heidelberg, Seite 1 Bezeichnungen Sehr ähnliche Bauelemente werden oft unterschiedlich bezeichnet, z.t. nur aus Marketing-Gründen PLD = Programmable Logic Devices

Mehr

Versuch: PLD - Programmierbare Logikbausteine

Versuch: PLD - Programmierbare Logikbausteine Fachhochschule Braunschweig/Wolfenbüttel Labor für Datentechnik Prof. Dr.-Ing. R. Bermbach Versuch: PLD - Programmierbare Logikbausteine Inhaltsverzeichnis 1 EINLEITUNG... 3 1.1 VERSUCHSVORBEREITUNG...

Mehr

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert

Technologie Überblick Flash & Antifuse vs. SRAM. André Ehlert Technologie Überblick Flash & Antifuse vs. SRAM André Ehlert Agenda > Abgrenzungsmerkmale Firm Error Kopierschutz Leistungsaufnahme Systemkosten Zusammenfassung FPGA Allgemeiner Aufbau und Funktion FPGA

Mehr

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1

Halbleiterspeicher. Halbleiterspeicher. 30.09.2008 Michael Kuhfahl 1 Halbleiterspeicher 30.09.2008 Michael Kuhfahl 1 Gliederung I. FF als Speicher (1 Bit) II. Register als Speicher (n Bit) III. Anordnung der Speicherzellen IV. SRAM V. DRAM VI. ROM VII. PROM VIII. EPROM

Mehr

Configurable Computing

Configurable Computing Configurable Computing V. SS 25 Prof. Dr. Christian Siemers Institut für Informatik der Technischen Universität Clausthal II Inhaltsverzeichnis Inhaltsverzeichnis Einleitung.... Entwicklung der feldprogrammierbaren

Mehr

Technische Informatik (Master)

Technische Informatik (Master) Technische Informatik (Master) Themen am 08.10.2015: Mögliche Themen des Semesters, Termine Zielvorstellungen vereinbaren. Achtung: Die vorgeführten Beispiele sind NICHT auf den Folien -> mitschreiben!

Mehr

Linux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream

Linux auf FPGAs. Massgeschneiderte Computersysteme. Christoph Zimmermann, Marc-André Beck. 1. März 2008. Berner Fachhochschule MedOnStream Massgeschneiderte Computersysteme Christoph Zimmermann Marc-André Beck Berner Fachhochschule MedOnStream 1. März 2008 Gliederung 1 GNU/Linux in eingebetteten Systemen Einsatzort Vorteile Distribution 2

Mehr

Programmierbare Logikbausteine (Studiengang Ingenieurinformatiker, Studiengang Medientechnologen) und

Programmierbare Logikbausteine (Studiengang Ingenieurinformatiker, Studiengang Medientechnologen) und ausgewählte Folien zu den Vorlesungsreihen: Programmierbare Logikbausteine (Studiengang Ingenieurinformatiker, Studiengang Medientechnologen) und ASIC s & Design (Studiengang Elektrotechnik und Informationstechnik

Mehr

Digitaltechnik. Digitaltechnik Teil 3-1 - Prof. Komar. Teil 3: Programmierbare Logik. Inhaltsverzeichnis

Digitaltechnik. Digitaltechnik Teil 3-1 - Prof. Komar. Teil 3: Programmierbare Logik. Inhaltsverzeichnis Digitaltechnik Teil 3-1 - Prof. Komar Digitaltechnik Teil 3: Programmierbare Logik Inhaltsverzeichnis Speicher... 2 Umlaufspeicher, FIFO, LIFO... 3 Halbleiterspeicher (Matrixspeicher)... 5 Nichtflüchtige

Mehr

N Bit binäre Zahlen (signed)

N Bit binäre Zahlen (signed) N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101

Mehr

Digitale Schaltungstechnik. Prof. Dr. P. Fischer

Digitale Schaltungstechnik. Prof. Dr. P. Fischer Digitale Schaltungstechnik Prof. Dr. P. Fischer P. Fischer, ziti, Uni Heidelberg, Seite 1 Organisatorisches Vorlesung: Termin: Mo 16:00 17:30 Mi 9:15 10:45 Ort: INF348, SR013 Dozent: Prof. Dr. P. Fischer,

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Mikrocomputertechnik Thema: Grundlage Informationseinheiten Zahlensysteme Zahlendarstellung im Computer Digitaltechnikgrundlagen Halbleiterspeicher Rechnerarchitektur Informationseinheiten BIT NIBBLE MSB

Mehr

HI-LO Systems Vertriebs GmbH Odelshamer Str. 11-83512 Wasserburg Tel.: 08071/5953-0 - Fax: 08071/5953-88 www.hilosystems.de - info@hilosystems.

HI-LO Systems Vertriebs GmbH Odelshamer Str. 11-83512 Wasserburg Tel.: 08071/5953-0 - Fax: 08071/5953-88 www.hilosystems.de - info@hilosystems. Innovativ, flexibel, leistungsstark... Programmiersysteme r m r s e m e K07.11 HI-LO Systems Vertriebs GmbH Odelshamer Str. 11-83512 Wasserburg Tel.: 08071/5953-0 - Fax: 08071/5953-88 www.hilosystems.de

Mehr

A.1 Schaltfunktionen und Schaltnetze

A.1 Schaltfunktionen und Schaltnetze Schaltfunktionen und Schaltnetze A. Schaltfunktionen und Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Bedeutung des Binärsystems für den Rechneraufbau Seit Beginn der Entwicklung von Computerhardware

Mehr

Repetitorium GdRA - WiSe12/13

Repetitorium GdRA - WiSe12/13 Repetitorium GdRA - WiSe12/13 Patrick Weggler February 2013 Institut fu r Eingebette Systeme und Echtzeitsysteme Proudly presented by Fachschaft Informatik in whatever with SK Informatik Seite 2 Willkommen

Mehr

Epromologie, Grundwissen

Epromologie, Grundwissen Epromologie, Grundwissen von Peter Bee und Erwin Reuß EPROM's, oder ROM's, sind eine sehr nützliche Sache. Eingesetzt werden sie immer dann, wenn ein Programm sofort nach dem Einschalten des Computers

Mehr

4 DIGITALE SCHALTUNGSTECHNIK

4 DIGITALE SCHALTUNGSTECHNIK Digitale Schaltungstechnik 59 4 DIGITALE SCHALTUNGSTECHNIK Um Daten zu verarbeiten, verwenden Computer als grundlegende Größen logische Variablen, die genau zwei Zustände annehmen können, nämlich den Wert

Mehr

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8

SYN FPGA VHDL IP Cores Umsetzung Software Fazit Links FIN. FPGA Development. Sven Gregori, CN8 <gregori@hs-furtwangen.de> 1/50 Sven Gregori, CN8 UnFUG SS 2008 Hochschule Furtwangen 29. Mai 2008 2/50 Überblick 1 FPGA 2 VHDL 3 IP Cores 4 praktische Umsetzung 5 Entwicklungs-Software 6 Fazit 7 Links

Mehr

VHDL Synthese mit WebPACK

VHDL Synthese mit WebPACK VHDL Synthese mit WebPACK V1.0 Graz, Jänner 2002 Inhaltsverzeichnis 1 Einleitung 3 2 Abstraktionsebenen 4 2.1 Systemebene 5 2.1.1 Abstraktionsebenen 5 2.2 Beschreibungs-Domänen 6 2.3 Was ist RTL Synthese?

Mehr

1 2 3 4 5 6 7 8 9 Beim Anlegen von Spannung am Gate entsteht ein elektrisches Feld, was eine Anreicherung von Minoritätsladungsträgern unter dem Gate bewrikt.ab einer bestimmten Schwellenspannung wird

Mehr

Synthesis for Low Power Design

Synthesis for Low Power Design Synthesis for Low Power Design Prof. Thomas Troxler Hochschule Rapperswil Abstract Power optimization at high levels of abstraction has a significant impact on reduction of power in the final gate-level

Mehr

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München

FPGAs an der Hochschule München in Lehre und Forschung. Christian Münker, Hochschule München FPGAs an der Hochschule München in Lehre und Forschung Christian Münker, Hochschule München Überblick Hochschule München 2 www.hm.edu Gegründet 1971 Eine der größten Hochschulen für angewandte Wissenschaften

Mehr

Configurable Logic Board CLB

Configurable Logic Board CLB Fachgebiet Digitaltechnik Prof. Dr.-Ing. Peter Zipf Configurable Logic oard CL edienungsanleitung Einführung Zur Realisierung von Digitalschaltungen stehen heutzutage viele verschiedene Technologien zur

Mehr

Inhaltsverzeichnis. Teil I. Grundlagen

Inhaltsverzeichnis. Teil I. Grundlagen Inhaltsverzeichnis Teil I. Grundlagen 1 Erklärung der verwendeten Größen 2 Passive RC- und LRC-Netzwerke 2.1 Der Tiefpaß 2.2 Der Hochpaß 2.3 Kompensierter Spannungsteiler.... 2.4 Passiver KC-Bandpaß 2.5

Mehr

Grundlagen Technische Informatik

Grundlagen Technische Informatik Grundlagen Technische Informatik Übersicht Wintersemester 2009/10 Themengebiete: Forschung & Lehre Forschungsthemen Systementwurf mit dynamische Rekonfigurierung Robuste Eingebettete Systeme Multifunkstandard

Mehr

neue Horizonte eröffnen.

neue Horizonte eröffnen. Weltweit schnellste Lösung zur Passwort-Wiederherstellung : neue Horizonte eröffnen. Vladimir Katalov Olga Koksharova ElcomSoft Co. Ltd. ElcomSoft ist ührender Experte auf den Gebieten Computer- und Mobile-

Mehr

Die SPS in ihren besten Jahren. Hauptseminar Systemorientierte Informatik Thomas Hubrich 26.06.2008

Die SPS in ihren besten Jahren. Hauptseminar Systemorientierte Informatik Thomas Hubrich 26.06.2008 Hauptseminar Systemorientierte Informatik 26.06.2008 Gliederung Das Grundkonzept Geschichte der Automation mit SPSen Heutige Formen von SPSen Wie geht es weiter? in der Automation 2 / 27 Was ist eine SPS

Mehr

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München

Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für

Mehr

Welches ist die Zustandscodierung mit der schnellsten und/oder kostengünstigsten Lösung?

Welches ist die Zustandscodierung mit der schnellsten und/oder kostengünstigsten Lösung? 6 Zustandscodierung Bisher sind Zustandscodierungen ohne weitere Diskussion van alternativen und deren Auswirkung auf den Entwurf genutzt worden. In einem Automaten mit den vier Zuständen S0, S1, S2, S3,

Mehr

Die digitale logische Ebene

Die digitale logische Ebene 3 Die digitale logische Ebene 3 Die digitale logische Ebene Unten in der Hierarchie von Abb. 1.2 liegt die digitale logische Ebene die echte Computer-Hardware. In diesem Kapitel untersuchen wir viele Aspekte

Mehr

Signalverarbeitung 1

Signalverarbeitung 1 TiEl-F000 Sommersemester 2008 Signalverarbeitung 1 (Vorlesungsnummer 260215) 2003-10-10-0000 TiEl-F035 Digitaltechnik 2.1 Logikpegel in der Digitaltechnik In binären Schaltungen repräsentieren zwei definierte

Mehr

Fakultät für Informatik Informatik 12. technische universität dortmund. FPGA-Programming. P. Marwedel Informatik 12, U. Dortmund

Fakultät für Informatik Informatik 12. technische universität dortmund. FPGA-Programming. P. Marwedel Informatik 12, U. Dortmund FPGA-Programming P. Marwedel Informatik 2, U. Dortmund Fakultät für Informatik Informatik 2 Joule Courtesy: Philips Hugo De Man, IMEC, 27 Importance of Energy Efficiency IPE=Inherent power efficiency AmI=Ambient

Mehr

Super rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun?

Super rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun? Super rechnen ohne Superrechner Oder: Was hat das Grid mit Monte Carlo zu tun? Marius Mertens 20.02.2015 Super rechnen ohne Superrechner? Warum? Algorithmik und Parallelisierung Wie? Alternative Architekturen

Mehr

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC)

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) Steuerungen 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) VPS - Funktion der Steuerung in der Schaltungstopologie

Mehr

Formelsammlung. Wahrscheinlichkeit und Information

Formelsammlung. Wahrscheinlichkeit und Information Formelsammlung Wahrscheinlichkeit und Information Ein Ereignis x trete mit der Wahrscheinlichkeit p(x) auf, dann ist das Auftreten dieses Ereignisses verbunden mit der Information I( x): mit log 2 (z)

Mehr

Presentation. Crossing the Boundaries: Development Strategies for (P)SoCs

Presentation. Crossing the Boundaries: Development Strategies for (P)SoCs Intended Audience: Crossing the Boundaries: Development Strategies for (P)SoCs Andreas Koschak Parametric Engineering GmbH Developers and Engineering Managers Not many years ago, FPGAs designed to be used

Mehr

Grundlagen der Automatisierungstechnik. -> hierzu auch Folgen 1 bis 5 der Reihe Praktische Einführung in CoDeSys

Grundlagen der Automatisierungstechnik. -> hierzu auch Folgen 1 bis 5 der Reihe Praktische Einführung in CoDeSys Grundlagen der utomatisierungstechnik 5. Binäre Steuerungen und Boolesche lgebra -> hierzu auch Folgen 1 bis 5 der Reihe Praktische Einführung in CoDeSys 5.1 Übersicht Binärische Steuerungen zeichnen sich

Mehr

Grundlagen der Informationverarbeitung

Grundlagen der Informationverarbeitung Grundlagen der Informationverarbeitung Information wird im Computer binär repräsentiert. Die binär dargestellten Daten sollen im Computer verarbeitet werden, d.h. es müssen Rechnerschaltungen existieren,

Mehr

Die Technologie von Solid State Disks

Die Technologie von Solid State Disks Beispielbild Die Technologie von Solid State Disks Matthias Niemann Fachbereich Mathematik und Informatik Institut für Informatik 30.01.09 Solid State Disk Überblick Massenspeicher ohne bewegliche Mechanik

Mehr

Eigenschaften, Anwendung und Programmierung von PLDs und FPGAs

Eigenschaften, Anwendung und Programmierung von PLDs und FPGAs Eignschaftn, Anwndung und Programmirung von PLs und FPGAs Robrt itrich s1128611@inf.tu-drsdn.d 1 nstitut für chnisch nformatik http://www.inf.tu-drsdn.d// 01.01.2005 Glidrung Einlitung/Motivation Eignschaftn

Mehr

Session 3: Projektvorstellung Transferprojekt itsowl-tt-hapromesy 18. August 2015, Gütersloh. www.its-owl.de

Session 3: Projektvorstellung Transferprojekt itsowl-tt-hapromesy 18. August 2015, Gütersloh. www.its-owl.de Session 3: Projektvorstellung Transferprojekt itsowl-tt-hapromesy 18. August 2015, Gütersloh www.its-owl.de Agenda Abschlusspräsentation itsowl-tt-hapromesy Einführung Zielsetzung Ergebnisse Resümee und

Mehr

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Sequentielle Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Sequentielle Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Schaltwerke Flip-Flops Entwurf eines Schaltwerks Zähler Realisierung Sequentielle

Mehr

5.0 Kombinatorische Schaltkreise, Schaltnetze

5.0 Kombinatorische Schaltkreise, Schaltnetze 5.0 Kombinatorische Schaltkreise, Schaltnetze Ziel des Kapitels ist es Kenntnisse über folgendes zu erwerben: Synthese von Schaltnetzen Analyse von Schaltnetzen - Logische Analyse - Laufzeiteffekte in

Mehr

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm

Hybride Apps DPR und Android auf dem Xilinx ZYNQ. Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Hybride Apps DPR und Android auf dem Xilinx ZYNQ Endric Schubert, Missing Link Electronics Fabian Zentner, Univ. Ulm Konvergenz der Rechenplattformen Processing System Memory Interfaces 7 Series Programmable

Mehr

Logischer Entwurf binärer Systeme

Logischer Entwurf binärer Systeme Logischer Entwurf binärer Systeme Prof. Dr. sc. techn. Hans Joachim Zander 3., bearbeitete Auflage VEB VERLAG TECHNIK BERLIN Inhaltsverzeichnis Bedeutung häufig verwendeter Buchstaben 11 Bedeutung häufig

Mehr

Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations- und Verarbeitungsalgorithmen

Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations- und Verarbeitungsalgorithmen Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations-

Mehr

Praktikum PLD im Fach DSPS

Praktikum PLD im Fach DSPS Praktikum PLD im Fach DSPS 27.01.05 Zielinski / Seehausen Tel. 0241 6009 2129 Büro Eupenerstr. 0241 6009 2302 Labor Goethestr, Fax.0241 6009 2190 Eupenerstr. email: zielinski@fh-aachen.de 0241 6009 2681

Mehr

11 Digitale Signalumsetzung

11 Digitale Signalumsetzung 11.1 Logische Grundfunktionen 11.1.1 Boole sche Algebra C = A B C = A + B C = A Dual (binär) Dezimal Oktal Hexadezimal 000 000 = 0000 0 0 0 000 001 = 0001 1 1 1 000 010 = 0010 2 2 2 000 011 = 0011 3 3

Mehr

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign"

Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign Inhaltsverzeichnis Vorlesung VHDL, HW/SW-Codesign" 1 Einführung... 1-1 2 VHDL Grundlagen... 2-1 2.1 Allgemeines... 2-1 2.2 Aufbau eines VHDL-Modells...2-7 VHDL Design-Einheiten Überblick...2-10 Programmerstellung...

Mehr

Modellbasierte Entwicklung im Kontext von Medizingeräten

Modellbasierte Entwicklung im Kontext von Medizingeräten up FPGA Modellbasierte Entwicklung im Kontext von Medizingeräten Gemeinsamer Ausgangspunkt für Software- und Hardwareentwicklung Osnabrück, 06.02.2014, Wanja Schöpfer Agenda 1 Einleitung 2 Modellbasierte

Mehr

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer

Grundlagen der Technischen Informatik. Sequenzielle Netzwerke. Institut für Kommunikationsnetze und Rechnersysteme. Paul J. Kühn, Matthias Meyer Institut für Kommunikationsnetze und Rechnersysteme Grundlagen der Technischen Informatik Paul J. Kühn, Matthias Meyer Übung 2 Sequenzielle Netzwerke Inhaltsübersicht Aufgabe 2.1 Aufgabe 2.2 Prioritäts-Multiplexer

Mehr

Grundlagen der Programmierung II BMI Bakk.

Grundlagen der Programmierung II BMI Bakk. BMI Bakk. Teil 2 Rainer Schubert Institut für Biomedizinische Bildanalyse Inhalt Aufbau eines µprozessors Grundbegriffe Allgemein PIC16F690 Ports Programmspeicher Datenspeicher RAM, ROM Spezialregister

Mehr

Convey, Hybrid-Core Computing

Convey, Hybrid-Core Computing Convey, Hybrid-Core Computing Vortrag im Rahmen des Seminars Ausgewählte Themen in Hardwareentwurf und Optik HWS 09 Universität Mannheim Markus Müller 1 Inhalt Hybrid-Core Computing? Convey HC-1 Überblick

Mehr

Entwurf und Implementierung rekonfigurierbarer Controller für mechatronische Systeme

Entwurf und Implementierung rekonfigurierbarer Controller für mechatronische Systeme Entwurf und Implementierung rekonfigurierbarer Controller für mechatronische Systeme Dissertation zur Erlangung des akademischen Grades Doktoringenieur (Dr.-Ing.) von Dipl.-Ing. Steffen Toscher geb. am

Mehr

3. Steuerungstechnik Teil I

3. Steuerungstechnik Teil I 3. Steuerungstechnik Teil I 3.. Boolsche Algebra und Schaltalgebra Die Berechnung logischer Verknüpfungen in binären Steuerungssystemen hat als Grundlage die Boolsche Algebra bzw. die auf Schaltsystemen

Mehr

Verwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik.

Verwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik. Kursleiter : W. Zimmer 1/24 Digitale Darstellung von Größen Eine Meßgröße ist digital, wenn sie in ihrem Wertebereich nur eine endliche Anzahl von Werten annehmen kann, also "abzählbar" ist. Digital kommt

Mehr

3. Kombinatorische Logik. 3.1 Grundfunktionen und Grundgesetze. 3.1.1 Boolesche Funktionen

3. Kombinatorische Logik. 3.1 Grundfunktionen und Grundgesetze. 3.1.1 Boolesche Funktionen 3. Kombinatorische Logik 3. Grundfunktionen und Grundgesetze 3.. Boolesche Funktionen Für eine Einführung in die mathematische Logik eistiert eine Spezialvorlesung in der Mathematik. Wir wollen uns deshalb

Mehr

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009

Übungen zu Architektur Eingebetteter Systeme. Teil 1: Grundlagen. Blatt 5 1.1: VHDL 28./29.05.2009 Übungen zu Architektur Eingebetteter Systeme Blatt 5 28./29.05.2009 Teil 1: Grundlagen 1.1: VHDL Bei der Erstellung Ihres Softcore-Prozessors mit Hilfe des SOPC Builder hatten Sie bereits erste Erfahrungen

Mehr

Linux auf dem Nios II Softcore Prozessor

Linux auf dem Nios II Softcore Prozessor Linux auf dem Nios II Softcore Prozessor Tobias Klauser Institute of Embedded Systems Zürcher Hochschule für Angewandte Wissenschaften 30. August 2011 Tobias Klauser (InES)

Mehr

Möglichkeiten der Überwachung im 10GbE-Datenverkehr

Möglichkeiten der Überwachung im 10GbE-Datenverkehr Möglichkeiten der Überwachung im 10GbE-Datenverkehr pylon@ccc.de SIGINT 2009 22. Mai 2009 Inhalt 1 Grundlagen 10GbE Monitoring 2 Einsatzzwecke 3 Mögliche Filter 4 Hersteller 5 Beispiele von Implementationen

Mehr

Enseignement secondaire technique

Enseignement secondaire technique Enseignement secondaire technique Régime de la formation de technicien Division électrotechnique Cycle supérieur Section communication Microélectronique Classe de T2EC Nombre de leçons: 4.0 Nombre minimal

Mehr

Einsatz Flashspeicher Vorteil oder Risiko

Einsatz Flashspeicher Vorteil oder Risiko Einsatz Flashspeicher Vorteil oder Risiko Steffen Schwung Agenda o o o o o o HDD Technologie Flash Einsatzbereiche und Kostenbetrachtung Flash Typen, Aufbau und Haltbarkeit Flash als eigene Leistungsklasse

Mehr

Kurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen

Kurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen Kurzanleitung um Transponder mit einem scemtec TT Reader und der Software UniDemo zu lesen QuickStart Guide to read a transponder with a scemtec TT reader and software UniDemo Voraussetzung: - PC mit der

Mehr

Digitaltechnik. Schaltkreistechnik (Elektronik)

Digitaltechnik. Schaltkreistechnik (Elektronik) Grundlagen Christian Siemers Die Digitaltechnik hat in den letzten Jahrzehnten außerordentlich an Bedeutung gewonnen. Dieses Gebiet hatte mit den ersten mechanischen Rechenmaschinen im 7. Jahrhundert bereits

Mehr

Laufzeitverhalten von FFT Implementierungen O. Punk, S. Döhler, U. Heuert Hochschule Merseburg (FH), Fachbereich Ingenieur und Naturwissenschaften

Laufzeitverhalten von FFT Implementierungen O. Punk, S. Döhler, U. Heuert Hochschule Merseburg (FH), Fachbereich Ingenieur und Naturwissenschaften Laufzeitverhalten von FFT Implementierungen O. Punk, S. Döhler, U. Heuert Hochschule Merseburg (FH), Fachbereich Ingenieur und Naturwissenschaften Aufgabenstellung und Motivation Die DFT (Diskrete Fouriertransformation)

Mehr

Übersicht über Technologie und Nutzung von Solid State Drives

Übersicht über Technologie und Nutzung von Solid State Drives Fakultät Informatik, Institut für Angewandte Informatik, Professur für Technische Informationssysteme Übersicht über Technologie und Nutzung von Solid State Drives WS 2010/11, 6. Dezember 2010 Betreuer:

Mehr

Versuch 1: Kombinatorische Logik SS 2015

Versuch 1: Kombinatorische Logik SS 2015 Hochschule Bochum FB E Elektrotechnik u. Informatik Praktikum DI - Digitaltechnik Betreuung: P. Hunstig (C6-19) Labor für Automobilelektronik AE-Lab (C6-09) Versuch 1: Kombinatorische Logik SS 2015 Hinweise

Mehr

Asynchrone Schaltungen

Asynchrone Schaltungen Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen

Mehr

AFS / OpenAFS. Bastian Steinert. Robert Schuppenies. Präsentiert von. Und

AFS / OpenAFS. Bastian Steinert. Robert Schuppenies. Präsentiert von. Und AFS / OpenAFS Präsentiert von Bastian Steinert Und obert Schuppenies Agenda AFS Verteilte Dateisysteme, allg. Aufbau Sicherheit und Zugriffsrechte Installation Demo Vergleich zu anderen DFs Diskussion

Mehr

Realisierung der KNX Node

Realisierung der KNX Node Modul: Betriebliche Praxis Projektierung, Planung, Ausführung und Dokumentation einer Anlage zur Gebäudeautomation in einem komplexen Bürogebäude Realisierung der KNX Node Aufgaben Name: Matthias Klötter

Mehr

Technische Daten / Gebrauchsanweisung. CC-03-SL-USB Compact-Controller mit USB-Schnittstelle

Technische Daten / Gebrauchsanweisung. CC-03-SL-USB Compact-Controller mit USB-Schnittstelle Technische Daten / Gebrauchsanweisung CC-03-SL-USB Compact-Controller mit USB-Schnittstelle Allgemeines Der Compact-Controller slim-line CC-03-SL-USB ist für die Realisierung kleiner Steuerungsaufgaben

Mehr

Anleitung zu ChipScope Pro

Anleitung zu ChipScope Pro Anleitung zu ChipScope Pro Das von Xilinx gelieferte Tool ChipScope Pro erlaubt die Implementierung eines Logic Analysator Kerns auf dem Spartan III Baustein. 1.1 Erstellen eines Logic Analysator Kerns

Mehr

2 Überblick LOGO! easyrelay Zelio/Millenium Nanoline

2 Überblick LOGO! easyrelay Zelio/Millenium Nanoline Mehr Informationen zum Titel 2 Überblick LOGO! easyrelay Zelio/Millenium Nanoline Die Hersteller und Funktionsvergleiche Allgemeine Funktionen In diesem Kapitel werden vorzugsweise nur die Funktionen beschrieben,

Mehr

Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung

Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung Vom Chip zum Gehirn Elektronische Systeme zur Informationsverarbeitung Johannes Schemmel Forschungsgruppe Electronic Vision(s) Lehrstuhl Prof. K. Meier Ruprecht-Karls-Universität Heidelberg Mitarbeiter:

Mehr

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover

Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Mikroelektronik-Ausbildung am Institut für Mikroelektronische Systeme der Leibniz Universität Hannover Prof. Dr.-Ing. Holger Blume, Hans-Peter Brückner, Christian Leibold, Ingo Schmädecke Gliederung Motivation

Mehr

Betriebsdokumentation SRAM-4kByte- Erweiterungsmodul 2-4002

Betriebsdokumentation SRAM-4kByte- Erweiterungsmodul 2-4002 Betriebsdokumentation SRAM-4kByte- Erweiterungsmodul 2-4002 In elektronisch lesbare Form gebracht von Ulrich Zander / 2006 Die Bauteilebezeichnungen wurden zum Teil, abweichend vom Original, an die neu

Mehr

Markus Kühne www.itu9-1.de Seite 1 30.06.2003. Digitaltechnik

Markus Kühne www.itu9-1.de Seite 1 30.06.2003. Digitaltechnik Markus Kühne www.itu9-1.de Seite 1 30.06.2003 Digitaltechnik Markus Kühne www.itu9-1.de Seite 2 30.06.2003 Inhaltsverzeichnis Zustände...3 UND austein ; UND Gatter...4 ODER austein ; ODER Gatter...5 NICHT

Mehr

Filemaker Module. Einführung in die Vorteile modularer Filemaker Programmierung. Karsten Risseeuw, Kursiv Software

Filemaker Module. Einführung in die Vorteile modularer Filemaker Programmierung. Karsten Risseeuw, Kursiv Software Einführung in die Vorteile modularer Filemaker Programmierung, Kursiv Software karsten@kursiv.com, www.kursiv-software.com Ansatz zu einer modularen Filemaker Programmierung nach Ideen von Todd Geist.

Mehr

Rekonfigurierbare Hardwareplattformen für die Sicherungsschicht in Mobilfunksystemen

Rekonfigurierbare Hardwareplattformen für die Sicherungsschicht in Mobilfunksystemen Rekonfigurierbare Hardwareplattformen für die Sicherungsschicht in Mobilfunksystemen Dipl.-Ing. Thilo Pionteck Professor Dr. Dr. h. c. mult. Manfred Glesner Technische Universität Darmstadt Institut für

Mehr

L3. Datenmanipulation

L3. Datenmanipulation L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus

Mehr

9 Codes. Hochschule für Angewandte Wissenschaften Hamburg FACHBEREICH ELEKTROTECHNIK UND INFORMATIK DIGITALTECHNIK 9-1

9 Codes. Hochschule für Angewandte Wissenschaften Hamburg FACHBEREICH ELEKTROTECHNIK UND INFORMATIK DIGITALTECHNIK 9-1 9 Codes 9.1 Charakterisierung und Klassifizierung Definition: Das Ergebnis einer eindeutigen Zuordnung zweier Zeichen- bzw. Zahlenmengen wird Code genannt. Die Zuordnung erfolgt über eine arithmetische

Mehr

Von der Aussagenlogik zum Computer

Von der Aussagenlogik zum Computer Von der Aussagenlogik zum Computer Markus Koch Gymnasium in der Glemsaue Ditzingen Januar 2012 Inhaltsverzeichnis Einleitung...3 Der Computer...3 Grundlagen...4 Wahrheitstabellen...4 Aussagenlogik...4

Mehr

Implementierung von Java-Threads in Software und rekonfigurierbarer Hardware

Implementierung von Java-Threads in Software und rekonfigurierbarer Hardware Universität Leipzig Fakultät für Mathematik und Informatik Institut für Informatik Implementierung von Java-Threads in Software und rekonfigurierbarer Hardware Diplomarbeit Leipzig, April 2008 vorgelegt

Mehr

Technische Informatik. Der VON NEUMANN Computer

Technische Informatik. Der VON NEUMANN Computer Technische Informatik Der VON NEUMANN Computer Inhalt! Prinzipieller Aufbau! Schaltkreise! Schaltnetze und Schaltwerke! Rechenwerk! Arbeitsspeicher! Steuerwerk - Programmausführung! Periphere Geräte! Abstraktionsstufen

Mehr

TECHNISCHE DOKUMENTATION GSM MODEM SPZ-GSM-MODEM

TECHNISCHE DOKUMENTATION GSM MODEM SPZ-GSM-MODEM TECHNISCHE DOKUMENTATION GSM MODEM SPZ-GSM-MODEM Technische Daten GSM-Modem Type: Bestellnummer: Gewicht: Spannungsversorgung: Leistungsaufnahme: Betriebstemperatur: Lagertemperatur: Relative Luftfeuchtigkeit:

Mehr

Virtualisierung: Neues aus 2010 und Trends 2011

Virtualisierung: Neues aus 2010 und Trends 2011 Virtualisierung: Neues aus 2010 und Trends 2011 Werner Fischer, Technology Specialist Thomas-Krenn.AG Thomas Krenn Herbstworkshop 2010 Freyung, 24. September 2010 Agenda 1) Virtualisierungs-Software VMware

Mehr

Spannungen und Ströme

Spannungen und Ströme niversität Koblenz Landau Name:..... Institut für Physik orname:..... Hardwarepraktikum für Informatiker Matr. Nr.:..... Spannungen und Ströme ersuch Nr. 1 orkenntnisse: Stromkreis, Knotenregel, Maschenregel,

Mehr

MSM Erweiterungsmodule

MSM Erweiterungsmodule MSM Erweiterungsmodule Transistor- und Relaismodule für Störmelder der MSM-Produktfamilie 03.07.2009 Freie Zuordnung der Ausgangsgruppen der Erweiterungsmodule zu den Eingangsgruppen des Störmelders Steuerung

Mehr

Implementierung von Industrial Real-Time Ethernet Schnittstellen - universelle Lösung auf Basis der FPGA-Technologie

Implementierung von Industrial Real-Time Ethernet Schnittstellen - universelle Lösung auf Basis der FPGA-Technologie Implementierung von Industrial Real-Time Ethernet Schnittstellen - universelle Lösung auf Basis der FPGA-Technologie Fachartikel von: Christian Schlegel, IXXAT Automation Weingarten Der Markt verlangt

Mehr

Synthese Eingebetteter Systeme. 1 Einführung: Entwurf und Synthese

Synthese Eingebetteter Systeme. 1 Einführung: Entwurf und Synthese 12 Synthese Eingebetteter Systeme Sommersemester 2011 1 Einführung: Entwurf und Synthese 2011/04/06 Michael Engel Informatik 12 TU Dortmund Überblick Komplexität aktueller eingebetteter Systeme Electronic

Mehr

Embedded PCs / Embedded Systems. Stromversorgung / Power-Management. Embedded PC

Embedded PCs / Embedded Systems. Stromversorgung / Power-Management. Embedded PC Embedded PCs / Embedded Systems Stromversorgung / Power-Management Sensoren elektrisch optisch thermisch mechanisch magnetisch chemisch biologisch Aktoren Analog-/Digitalhardware Powerfail Speicher Watchdog

Mehr