2. Rechnerarchitektur

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "2. Rechnerarchitektur"

Transkript

1 Fakultät Informatik Institut Systemarchitektur Professur Datenschutz und Datensicherheit WS 2014/ Rechnerarchitektur Dr.-Ing. Elke Franz 2 Rechnerarchitektur Anfänge der Computertechnik Zuse Z3 (Deutschland) 1941 Colossus Mark II (UK) 1943 Basieren auf Relais für Rechen- und Speicherwerk Werden durch manuelles Ändern der Steckverbindungen programmiert Ein- und Ausgabe über Lampen ENIAC (USA) Rechnerarchitektur Entwicklung zum Heimcomputer Apple II TRADIC Erste Transistorrechner Programmierung über Lochkarten Ausgabe über Drucker PDP Miniaturisierung der Rechentechnik Programmierung über Tastatur Ausgaben nun auch über Röhrenbildschirme Aufkommen der ersten Heimcomputer Möglich durch Entwicklung von Mikroprozessoren und integrierten Schaltkreisen

2 2 Rechnerarchitektur Entw. zur heutigen Rechentechnik IBM PC Blütezeit der Heimoder Personal- Computer Viele konkurrierende Modelle PDP Intel Pentium CPU Beginn des Internet-Booms Rasante Weiterentwicklung der Rechentechnik Apple ipad Weitere Miniaturisierung Verlagerung auf Mobile Computing und starke Vernetzung von Geräten Rechnerarchitektur von-neumann-rechner zentrale Verarbeitungseinheit CPU Steuerwerk Rechenwerk Bus-System Ein- und Ausgabeeinheit Hauptspeicher 5 2 Rechnerarchitektur von-neumann-rechner Prinzipien Universeller Rechner Arbeit erfolgt taktgesteuert Intern verwendete Signalmenge ist binär kodiert Programm wird (wie die Daten) im Speicher abgelegt, Programm und Daten können gelesen und geändert werden Einteilung des Hauptspeichers in gleichgroße Zellen, die fortlaufend nummeriert sind (Nummer = Adresse) Bearbeitung der Programmbefehle in der Reihenfolge der Speicherung, Änderung der Reihenfolge durch Sprungbefehle möglich Bus-System für den Austausch von Daten und Befehlen zwischen den Komponenten 6 2

3 2 Rechnerarchitektur von-neumann-rechner Von-Neumann-Flaschenhals Nur ein Bus für Daten und Befehle wird zum Engpass zwischen Prozessor und Speicher Sequentielle Abarbeitung erzwungen Memory-Wall (Zugriffsgeschwindigkeit auf Speicher begrenzt Geschwindigkeit der Programmausführung) 7 2 Rechnerarchitektur von-neumann-rechner CPU (Central Processing Unit) zentrale Verarbeitungseinheit CPU Steuerwerk Rechenwerk Befehlsregister Befehlszähler Adressregister Ablaufsteuerung Befehlsdekodierung Datenregister... Datenregister Zusatzregister Arithmetical Logical Unit ALU 8 2 Rechnerarchitektur Maschinenbefehle Register Spezielle Speicherplätze in der CPU Speicherung von Befehlen (Befehlsregister) und der Adresse des nächsten Befehls (Befehlszähler) Speicherung von Daten und Adressen von Daten, die von der ALU verarbeitet werden sollen Breite der Register Bezeichnung des Prozessors Wichtigstes Zusatzregister: Flagregister Inhalt abhängig vom Ergebnis der ausgeführten Operation Beispiele: Carry-Flag (Übertrag), Zero-Flag (Ergebnis = 0) 9 3

4 2 Rechnerarchitektur Prinzip der Befehlsabarbeitung Start des Steuerwerks, danach Steuerschleife (von-neumann-zyklus) (zyklische Arbeit des Steuerwerks, Beendigung durch HALT-Befehl) 1. Holen des aktuellen Befehls in das Befehlsregister 2. Dekodieren des Befehls 3. Holen der Operanden aus Speicher 4. Befehlsausführung 5. Rückschreiben der Ergebnisse 6. Bestimmen der Adresse des Nachfolgebefehls 10 2 Rechnerarchitektur Maschinenbefehle Eingabe für das Steuerwerk Befehlssatz Gesamtheit der Maschinenbefehle Inhalt allgemein: Operationskode Operandenteil / Adressteil Intel Syntax für die meisten Maschinenbefehle: Operationskode Ziel Quelle Beispiele: ADD AX, BX ; AX = AX + BX MOV BX, CX ; BX = CX DEC CX ; CX = CX 1 INC DX ; DX = DX + 1 (AX, BX, CX, DX: Register) 11 2 Rechnerarchitektur Maschinenbefehle Klassifikation Arithmetische und logische Befehle Addition, bitweise logische ODER-Verknüpfung, Bitmanipulationsbefehle Löschen, Setzen, Ändern einzelner Operandenbits Testbefehle (evtl. implizit in anderen Befehlsarten) Testen auf Gerätebereitschaft, Operandenvorzeichen, Sprungbefehle unbedingte Sprünge zu einer Zieladresse bedingte Sprünge für Verzweigungen und Zyklen Unterprogramm-Aufruf und Rücksprung Transportbefehle Operandentransfer Speicher Speicher, Speicher Steuerwerk, Steuerbefehle HALT-Befehl am Programmende, Schrittbetrieb, 12 4

5 2 Rechnerarchitektur Adressierungsarten Unmittelbare Adressierung Operanden sind Bestandteil des Befehls Direkte oder absolute Adressierung Operandenadresse steht im Befehlswort Registeradressierung Befehl bezieht sich auf den aktuellen Inhalt eines Registers Indirekte Adressierung Befehlswort enthält ein Adressregister, in welchem die Speicheradresse des Operanden steht Indizierte Adressierung Befehlswort enthält ein Adressregister, Speicheradresse des Operanden ergibt sich durch Addition bzw. Subtraktion der Adressdistanz 13 2 Rechnerarchitektur Befehlsabarbeitungsbeispiel Aufgabe: Addition aller Zahlen von 1 bis 100, Ergebnis soll in Register A stehen Variante A: Sequentielle Abarbeitung Adr. Befehl Erläuterung 8001 MOV RA, 1 Register A auf 1 setzen 8002 MOV RB, 2 Register B auf 2 setzen 8003 ADD RA, RB Addieren von Reg. A und B 8004 MOV RB, 3 Register B auf 3 setzen 8005 ADD RA, RB Addieren von Reg. A und B 8200 MOV RB, 100 Register B auf 100 setzen 8201 ADD RA, RB Addieren von Reg. A und B 8202 HALT Programm stoppen Fazit Speicheraufwändig (200 Befehle) unflexibel Variante B: Nicht sequentielle Abarbeitung Adr. Befehl Erläuterung 8001 MOV RA, 1 Register A auf 1 setzen 8002 MOV RB, 2 Register B auf 2 setzen 8003 ADD RA, RB Addieren von Reg. A und B 8004 ADD RB, 1 Addiere 1 zu Register B 8005 CMP RB, 100 Vergleich Reg. B mit JNZ 8003 Wenn R2 <= 100 springe zurück zu Adresse HALT Programm stoppen Fazit Speichereffizient (7 Befehle) flexibel 99x 14 2 Rechnerarchitektur Unterprogramme Häufig benötigt man in einem Programm mehrmals die gleichen Befehlsfolgen aber in unterschiedlichen Zusammenhängen z.b. für Berechnungen wie sin(x), log(x), Programm Problem1 Befehle für sin(45 ) Problem 2 Befehle für sin(77 ) Nahezu identidscher Programmkode an mehreren Stellen des Programms Verschwendung von Hauptspeicher Fehleranfälligkeit 15 5

6 2 Rechnerarchitektur Unterprogramme Hauptprogramm ruft an mehreren Stellen das Unterprogramm auf. Hauptprogramm Problem 1 Aufruf von sin(45 ) Problem 2 Aufruf von sin(77 ) Unterprogramm Einsprung sin(x) Bearbeitung Rücksprung Vorteile Unterprogramm nur einmal im Hauptspeicher weniger Redundanz Flexibler Code Wiederverwendbar Verbesserte Wartbarkeit Problem Einsprungadresse eindeutig Rücksprungadresse nicht eindeutig muss beim Aufruf dem Unterprogramm übergeben werden Organisation: oftmals mittels Stack 16 2 Rechnerarchitektur Stack Stack: Stapelspeicher, Kellerspeicher (Begriff abgeleitet von Kohlelagerung im Keller) jüngstes Brickett LIFO (Last In / First Out) ältestes Brickett Nur 2 Zugriffsfunktionen (keine Speicheradressierung): Legen auf Stapel sequentielles Stapeln Holen vom Stapel des zuletzt gestapelten Objektes Höhe des Stapels abhängig von der Menge der gestapelten Objekte 17 2 Rechnerarchitektur Stack Teil des Hauptspeichers Stack PUSH POP Zugriffsbefehle PUSH Register Anfangsadresse Endeadresse Zeigeradresse 1. Zeigeradresse wird verringert um Speicherwortlänge 2. Schreibvorgang: Registerinhalt Stack an Position der Zeigeradresse POP Register 1. Lesevorgang: Stackinhalt an Position der Zeigeradresse Register 2. Zeigeradresse wird erhöht um Speicherwortlänge Wenn Stack zu klein dimensioniert, evtl. Stacküberlauf!!! 18 6

7 2 Rechnerarchitektur Unterprogrammorganisation Vorbereitung des Aufrufs: Schreiben der Eingabeparameter für das Unterprogramm (UP) in Prozessorregister CALL UP-Adresse (Aufruf des Unterprogramms) 1. Schreibvorgang: Rücksprungadresse Stack ( = Inhalt IP-Register * + Länge des Befehls CALL ) 2. Schreibvorgang: UP-Einsprungadresse IP-Register * ( * IP = Instruction Pointer = Befehlszähler) RETURN (Rücksprungbefehl) 1. Lesevorgang: Rückkehradresse vom Stack holen 2. Schreibvorgang: Rückkehradresse IP-Register 19 2 Rechnerarchitektur IBM Personalcomputer PC XT Nach 1980 erster PC im Masseneinsatz Prozessor Intel 8088, auch I8086 mit Verarbeitungsbreite 16 Bit Hauptspeicher max. 1 MByte Größe, byteweise adressiert Speicherzugriff mit Wortbreite 16 Bit (2 Byte) Architektur Prozessor I8086 Hauptspeicher max. 1 MByte E/A-Einheiten seriell, parallel, Uhr, Steuerbus Adressbus Datenbus 20 2 Rechnerarchitektur IBM Personalcomputer PC XT Adressierung des Hauptspeichers Hauptspeicher: 1 MByte 16 Bit Adressbreite: erlaubt nur die Adressierung von 64 KByte Hauptspeicher Lösung: Segmentierung Einteilung des Hauptspeichers in Segmente Adressierung über 2 Adressangaben Anfangsadresse in einem Segmentregister Offsetadresse (Relativadresse bezogen auf Segmentanfang) Speicherzugriff (Adressberechnung) S 16 S 15 S 14 S 13 S 12 S 11 S 10 S 9 S 8 S 7 S 6 S 5 S 4 S 3 S 2 S O 16 O 15 O 14 O 13 O 12 O 11 O 10 O 9 O 8 O 7 O 6 O 5 O 4 O 3 O 2 O 1 = A 20 A 19 A 18 A 17 A 16 A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A

8 2 Rechnerarchitektur Privilegien Privilegierter Status für die Betriebssystemroutinen Voller Zugriff auf den gesamten Hauptspeicher (u.a. Ressourcen) Unprivilegierter Status für die Anwendungsprogramme Einschränkung des Hauptspeicherzugriffs auf eigenen Bereich (hardwaremäßig überwacht) Vorteil Beim Laufen eines fehlerhaften Programms ist das Überschreiben der Speicherbereiche anderer Prozesse unmöglich Verringerte Absturzgefahr, erleichterte Fehleranalyse 22 2 Rechnerarchitektur Höhere Systemeffizienz Optimierungen Notwendig z.b. für Multitasking, Echtzeitverarbeitung Beispiele: Verringerung von Wartezeiten durch asynchrone Arbeit von CPU und Peripherie Reaktion auf äußere Ereignisse durch ein Unterbrechungsbehandlungssystem bessere Ressourcenauslastung durch parallele Abarbeitung mehrerer Programme 23 2 Rechnerarchitektur CPU Peripherie Synchrone Arbeit Prozessor IN 1 ms Verarbeiten/OUT 50 ms Zyklus Eingabe 100 ms Ausgabe 100 ms 24 8

9 2 Rechnerarchitektur CPU Peripherie Asynchrone Arbeit Prozessor IN 1 ms Verarbeiten/OUT 50 ms WAIT? Zyklus Eingabe 100 ms Ausgabe 100 ms 25 2 Rechnerarchitektur Interrupts Unterbrechungen (Interrupts) Polling periodisches Abfragen aller E/A-Gerätes nicht sehr zweckmäßig, weil hohe Systembelastung wünschenswert: asynchrone Arbeit von Prozessor/Gerät Interruptkonzept erlaubt dem Prozessor Reaktion auf (asynchrone) äußere Ereignisse Programmlauf Äußeres Ereignis: Unterbrechungsanforderung (Interrupt Request, IRQ) Unterbrechungs- Behandlungs- Routine (UBR) 26 2 Rechnerarchitektur Interrupts Nein Nächsten Befehl ausführen Neue Befehlsadresse ermitteln Solange letzter Befehl ungleich HALT Unterbrechungsereignis? Ja Retten der Befehlsadresse Einstellen der UBR- Adresse Nach Befehlsausführung Überprüfung auf Unterbrechung Bei Unterbrechung Speichern der aktuellen Befehlsadresse und Aufruf der Unterbrechungsroutine (UBR) Ansonsten Ausführen des nächsten Befehls (Normalbetrieb) 27 9

10 2 Rechnerarchitektur Interrupts Intel-Architektur Unterbrechungssystem Intel-Architektur Prinzipiell 256 verschiedene Unterbrechungen durch eine 8 Bit lange Interruptnummer bezeichnet Adressen der UBR am Anfang des Hauptspeichers (jeweils 4 Byte) Die ersten fünf Interrupts sind hardwaremäßig festgelegt (interne UB) INT 0 bei Division durch Null INT 1 nach jedem Befehl bei Einzelschrittbetrieb (für Testzwecke) INT 2 bei NMI-Signal (Nichtmaskierbarer Interrupt) am Prozessor für externe Unterbrechungen höchster Priorität INT 3 bei Erreichen eines Haltepunktes im Testbetrieb INT 4 bei Datenüberlauf nach Rechenoperationen 28 2 Rechnerarchitektur Interrupts Intel-Architektur Hardwareinterrupts Interne Unterbrechungen bei Ausnahmeereignissen Division durch Null Spannungsausfall Externe Unterbrechungen bei asynchroner Arbeit mit Geräten Initialisierung einer Unterbrechungsbehandlungsroutine Starten E/A-Operation Warten auf Unterbrechung (E/A-Ende-Meldung vom Gerät) Ende E/A anzeigen Softwareinterrupts Hilfsmittel zur Kommunikation von Programmen und Betriebssystemfunktionen 29 2 Rechnerarchitektur Interrupts Intel-Architektur Externe Unterbrechungen in Intel-Architektur 1. Gerät meldet UB (IRQ 0 bis IRQ 15) an beim Interrupt-Controller PIC (Programmable Interrupt Controller) 2. PIC gibt Signal über Steuerbus zum Prozessor (Sammel-)Unterbrechung der Befehlsabarbeitung im Prozessor 3. Prozessor quittiert 4. liest anschließend die zum Ereignis gehörende UB-Nummer vom PIC 5. Aufruf Unterbrechungsbehandlungroutine UBR 6. Innerhalb von UBR Datenaustausch mit Gerät 7. Nach UBR-Ende Fortsetzung des unterbrochenen Programms Datenbus Adreßbus Steuerbus 5 UBR Prozessor PIC Innerhalb UBR Retten/Wiederherstellen aller Parameter des unterbrochenen Programmes 7 IRQ Geräteansteuerung 30 10

11 2 Rechnerarchitektur Zugriff auf E/A-Geräte Zugriff auf E/A-Geräte ähnlich wie Zugriff auf Hauptspeicher Initiative geht immer vom Prozessor aus, Geräte beobachten Bus und reagieren, wenn sie angesprochen werden. Prozessor gibt Signale auf Steuerbus, Entscheidung Hauptspeicherzugriff oder E/A-Operation, Lesen / Schreiben am Adressbus liegt Hauptspeicher- bzw. Geräteadresse (Portadresse) an über Datenbus werden die Daten vom/zum Ziel übertragen Datenbus Adreßbus Steuerbus E/A-Daten Portadresse IN oder OUT Prozessor Gerät Rechnerarchitektur Cache Cache Ziel: Datenzugriffszeit auf langsamere Medien verkürzen Vergleich von Speichermedien: Medium Mittlere Zugriffszeit Erreichbare Datentransferrate in MB/s Register 0,1 ns Cache 2 ns Arbeitsspeicher 10 ns 6000 Festplatten 3,5 ms 150 Optische Platten (CD, DVD, ) 25 ms 10 [Gumm, Sommer: Einführung in die Informatik. Oldenbourg Verlag, 2012.] 32 2 Rechnerarchitektur Cache Nutzung eines schnellen Pufferspeichers Verringerung der Zugriffzeit auf langsamere Medien und/oder Verringerung der Anzahl der Zugriffe Bereits beschaffte Daten verbleiben im Cache, so dass sie schneller wieder zur Verfügung stehen Es können auch Daten vorab beschafft werden, so dass sie sofort zur Verfügung stehen, wenn sie benötigt werden Konsistenzprobleme bei mehreren Kopien der Daten Anwendungsbeispiele Prozessorcache Festplattencache WWW-Seitencache 33 11

12 2 Rechnerarchitektur Cache Prozessorcache Schneller interner Speicher im Prozessor zur Aufzeichnung der letzten Hauptspeicherzugriffe Lese-Cache HS-Inhalte möglichst vom schnellen Cache lesen nicht vom (langsameren) Hauptspeicher Zeitersparnis, außerdem Busentlastung Schreib-Cache Prozessor schreibt Daten in Cache, Zwischenspeichern von Berechnungen oder späterer asynchroner Transport in den Hauptspeicher Problem Datenkonsistenz in Mehrprozessorsystemen Cache-Inhalt u.u. nicht aktuell, wenn andere Prozessoren den HS-Inhalt ändern 34 2 Rechnerarchitektur Cache Prozessorcache Nutzungsbeispiele Stack im Cache Stack-Daten werden eigentlich nur im Prozessor benötigt Busentlastung wesentliche Erhöhung der Abarbeitungsgeschwindigkeit Zyklus mit 100 Durchläufen mit je 100 Befehlen Lesen von 100 Befehlen aus HS beim ersten Durchlauf (danach Kopien aller Befehle im Cache) 99 weitere Zyklen: kein HS-Zugriff mehr erforderlich zum Lesen der Befehle 35 2 Rechnerarchitektur Zugriff auf E/A-Geräte: Treiber Steuerung der E/A-Geräte mit Hilfe von geräteabhängigen Steuerinformationen; Gerätesteuerung völlig abhängig vom Gerätetyp Treiber (Driver): Programm, das die Steuerung aller Geräte dieser Klasse übernimmt und auf eine einheitliche, für alle Geräte gleiche logische E/A-Schnittstelle abbildet Auch Nutzung virtueller Geräte ist über Treiber möglich Treiber sind stark abhängig von Hardware und Betriebssystem Standardisierte Treiber ermögliche Kommunikation mit Geräten unabhängig vom Hersteller Spezialisierte Treiber ermöglichen Nutzung einzigartiger Funktionen eines bestimmten Gerätes 36 12

13 2 Rechnerarchitektur Beispiel: Festplatte Magnetisches Massenspeichermedium Stapel von rotierenden, magnetisierbaren Platten, die auf Vorder- und Rückseite je einen Schreib-/Lesekopf haben synchrone Bewegung aller Köpfe Schreib-/Leseoperationen benötigen im Verhältnis zum Hauptspeicher sehr viel Zeit Aufbau: Kreisförmige Spuren (A), von außen nach innen nummeriert Alle Spuren mit gleicher Nummer = Zylinder Einteilung der Spuren in logische Einheiten von 512 Byte: Blöcke (C) Sektor (B): Gesamtheit aller Blöcke mit gleichen Winkelkoordinaten Zusammenfassung mehrere Blöcke zu Clustern (D), welche als einzelne logische Einheit adressiert werden 37 2 Rechnerarchitektur Beispiel: Festplatte Festplattentreiber Direktzugriff (Lesen/Schreiben) organisieren adressierte Datenblöcke (Zylinder-, Spur- und Sektornummer) Zugriffssteuerung durch Zusammenarbeit Treiber/Hardware Zugriffskamm an richtige Zylinderposition, auswählen Magnetkopf entsprechend Spurnummer, warten bis sich durch Rotation der angegebene Sektor nähert, Lesen/Überschreiben Datenblockinhalt Initialisierung bzw. Formatierung Magnetplatte beschreiben mit adressierbaren, aber leeren Blöcken Cache für Festplattenzugriff organisieren Schneller Zwischenspeicher zur Pufferung von Lese- und Schreibzugriffen Verringern des Einflusses der Verzögerungszeiten und der Datenübertragungsrate auf das System Lesecache / Schreibcache 38 2 Rechnerarchitektur Klassifikation nach Flynn SISD (Single Instruction Single Data) Ein Prozessor greift auf einen Speicher zu, evtl. prozessorinterne Pipeline SIMD (Single Instruction Multiple Data) Vektorrechner mit Array-Prozessoren gleichzeitige Ausführung der Berechnungen mit verschiedenen Daten MISD (Multiple Instruction Single Data) mehrere Prozessoren bearbeiten gleichzeitig dieselben Daten, praktisch ohne Bedeutung MIMD (Multiple Instruction Multiple Data) mehrere Prozessoren greifen auf unabhängige Speicher zu zeitparallele Bearbeitung mehrerer Programme möglich 39 13

14 2 Rechnerarchitektur Prozessor-Pipeline Die Abarbeitung eines Maschinenbefehls erfordert mehrere Takte, Zeitverlust, z.b. während CPU-interner Arbeit ist Bus untätig Pipeline: mehrere Befehle gleichzeitig im Prozessor in verschiedenen Bearbeitungsstufen Stau-Probleme: ungleiche Taktzahl bei Befehlen abhängige Befehlsfolgen A Befehlscode laden (IF, Instruction Fetch) B Instruktion dekodieren und Laden der Daten (ID, Instruction Decoding) C Befehl ausführen (EX, Execution) D Ergebnisse zurückgeben (WB, Write Back) Informatik-I (für Verkehrsingenieure) 40 2 Rechnerarchitektur Prozessoren mit mehreren Kernen Prozessor kann aus mehreren Subprozessoren (Kernen) bestehen gleichzeitige Abarbeitung mehrerer Programme oder vieler Befehle eines Programmes Parallele Arbeit in den Pipelines der Kerne Mehrfaches Vorhandensein einiger Caches Kerne teilen sich oft Elemente wie z.b. Gleitkommarecheneinheit Probleme: Stau / Konsistenz / Synchronisation Normaler Programmcode ungeeignet Program muss auf mehrere Kerne optimiert werden oder Compiler müssen optimierten Code erzeugen 41 2 Rechnerarchitektur Mehrprozessorsysteme Systeme können mehrere Prozessoren besitzen gleichzeitige Abarbeitung mehrerer Programme oder vieler Befehle eines Programmes Oft im Serverbereich anzutreffen Jeder Prozessor bildet im Gegensatz zu Mehrkernprozessoren eine abgeschlossene Einheit Problem: Alle Prozessoren nutzen selben Systembus, wodurch dieser zum Engpass werden kann 42 14

15 2 Rechnerarchitektur Verteilte Systeme Zusammenschluss mehrerer unabhängiger Rechner zu einem System gleichzeitige Abarbeitung mehrerer Programme Verfügen über keinen gemeinsamen Hauptspeicher Kommunikation über Nachrichten (Netzwerk) Problem: Aufteilung der Lösung eines Problems auf viele parallele Systeme Steuerung Synchronisation durch zentralen Punkt (Client-Server) durch Programmierung Subsystem Subsystem Subsystem P P HS P P HS P P HS 43 15

2. Rechnerarchitektur 2.1 einfache Computer

2. Rechnerarchitektur 2.1 einfache Computer Fakultät Informatik Institut Systemarchitektur Professur Rechnernetze WS 2012 LV Informatik-I für Verkehrsingenieure 2. Rechnerarchitektur 2.1 einfache Computer Dr. rer.nat. D. Gütter Mail: WWW: Dietbert.Guetter@tu-dresden.de

Mehr

1. Übung - Einführung/Rechnerarchitektur

1. Übung - Einführung/Rechnerarchitektur 1. Übung - Einführung/Rechnerarchitektur Informatik I für Verkehrsingenieure Aufgaben inkl. Beispiellösungen 1. Aufgabe: Was ist Hard- bzw. Software? a Computermaus b Betriebssystem c Drucker d Internetbrowser

Mehr

3. Rechnerarchitektur

3. Rechnerarchitektur Fakultät Informatik Institut Systemarchitektur Professur Datenschutz und Datensicherheit WS 2016/2017 3. Rechnerarchitektur Dr.-Ing. Elke Franz Elke.Franz@tu-dresden.de 3 Rechnerarchitektur Anfänge der

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner

C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Von-Neumann-Rechner (John von Neumann : 1903-1957) C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Quelle: http://www.cs.uakron.edu/~margush/465/01_intro.html Analytical Engine - Calculate

Mehr

Von-Neumann-Architektur

Von-Neumann-Architektur Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd..

Mehr

L3. Datenmanipulation

L3. Datenmanipulation L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus

Mehr

2. Rechnerarchitektur 2.2 fortgeschrittene Computer

2. Rechnerarchitektur 2.2 fortgeschrittene Computer Fakultät Informatik Institut Systemarchitektur Professur Rechnernetze WS 2012 LV Informatik-I für Verkehrsingenieure 2. Rechnerarchitektur 2.2 fortgeschrittene Computer Dr. rer.nat. D. Gütter Mail: WWW:

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

Im Original veränderbare Word-Dateien

Im Original veränderbare Word-Dateien Das Von-Neumann-Prinzip Prinzipien der Datenverarbeitung Fast alle modernen Computer funktionieren nach dem Von- Neumann-Prinzip. Der Erfinder dieses Konzeptes John von Neumann (1903-1957) war ein in den

Mehr

Kap 4. 4 Die Mikroprogrammebene eines Rechners

Kap 4. 4 Die Mikroprogrammebene eines Rechners 4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).

Mehr

Rechner Architektur. Martin Gülck

Rechner Architektur. Martin Gülck Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard

Mehr

INFORMATIK Oberstufe. Funktionsweise eines Rechners

INFORMATIK Oberstufe. Funktionsweise eines Rechners INFORMATIK Oberstufe Funktionsweise eines Rechners Lehrplan Inf 12.3 (ca. 17 Std.): Grundlegende Kenntnisse über den Aufbau eines Rechners und seiner prinzipiellen Funktionsweise helfen den Schülern, den

Mehr

TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl

Mehr

Technische Informatik. Der VON NEUMANN Computer

Technische Informatik. Der VON NEUMANN Computer Technische Informatik Der VON NEUMANN Computer Inhalt! Prinzipieller Aufbau! Schaltkreise! Schaltnetze und Schaltwerke! Rechenwerk! Arbeitsspeicher! Steuerwerk - Programmausführung! Periphere Geräte! Abstraktionsstufen

Mehr

Technische Informatik 2 Adressierungsarten

Technische Informatik 2 Adressierungsarten Technische Informatik 2 Adressierungsarten Prof. Dr. Miroslaw Malek Sommersemester 2009 www.informatik.hu-berlin.de/rok/ca Thema heute X-Adressmaschine 0-Adressmaschine 1-Adressmaschine 2-Adressmaschine

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

B1 Stapelspeicher (stack)

B1 Stapelspeicher (stack) B1 Stapelspeicher (stack) Arbeitsweise des LIFO-Stapelspeichers Im Kapitel "Unterprogramme" wurde schon erwähnt, dass Unterprogramme einen so genannten Stapelspeicher (Kellerspeicher, Stapel, stack) benötigen

Mehr

4 Der Von-Neumann-Rechner als Grundkonzept für Rechnerstrukturen

4 Der Von-Neumann-Rechner als Grundkonzept für Rechnerstrukturen 4 Der Von-Neumann-Rechner als Grundkonzept für Rechnerstrukturen Ein Rechner besteht aus den folgenden Bestandteilen: Rechenwerk Rechenoperationen wie z.b. Addition, Multiplikation logische Verknüpfungen

Mehr

Mikroprozessor als universeller digitaler Baustein

Mikroprozessor als universeller digitaler Baustein 2. Mikroprozessor 2.1 Allgemeines Mikroprozessor als universeller digitaler Baustein Die zunehmende Integrationsdichte von elektronischen Schaltkreisen führt zwangsläufige zur Entwicklung eines universellen

Mehr

Philipp Grasl PROZESSOREN

Philipp Grasl PROZESSOREN 1 PROZESSOREN INHALTSVERZEICHNIS Definition/Verwendung Prozessor Historische Entwicklung Prozessor Aufbau Prozessor Funktionsweise Prozessor Steuerung/Maschinenbefehle Prozessorkern Prozessortakt 2 DEFINITION

Mehr

Geräteentwurf mit Mikroprozessoren 1

Geräteentwurf mit Mikroprozessoren 1 Geräteentwurf mit Mikroprozessoren 1 Vorlesung am Institut für Elektronik der TU Graz Dipl.-Ing. Dr. Gerhard Stöckler SS 2003 Vorausgesetzte Kenntnisse: Grundlagen der Digitaltechnik Binäre Informationsdarstellung

Mehr

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2 Befehlsschnittstelle 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen

Mehr

Das Rechnermodell von John von Neumann

Das Rechnermodell von John von Neumann Das Rechnermodell von John von Neumann Historisches Die ersten mechanischen Rechenmaschinen wurden im 17. Jahhundert entworfen. Zu den Pionieren dieser Entwichlung zählen Wilhelm Schickard, Blaise Pascal

Mehr

2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16

2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 Version: 14. Okt. 2015 Computeraufbau: nur ein Überblick Genauer: Modul Digitale Systeme (2. Semester) Jetzt: Grundverständnis

Mehr

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC)

Steuerungen. 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) Steuerungen 4 Typen verbindungsprogrammierte Steuerung (VPS), speicherprogrammierte Steuerung (SPS), Mikrokontroller (MC) und Industrie-PCs (IPC) VPS - Funktion der Steuerung in der Schaltungstopologie

Mehr

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit

Mehr

Das Prinzip an einem alltäglichen Beispiel

Das Prinzip an einem alltäglichen Beispiel 3.2 Pipelining Ziel: Performanzsteigerung é Prinzip der Fließbandverarbeitung é Probleme bei Fließbandverarbeitung BB TI I 3.2/1 Das Prinzip an einem alltäglichen Beispiel é Sie kommen aus dem Urlaub und

Mehr

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit)

Mikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit) Der Demo-Computer besitzt einen 4Bit-Mikroprozessor. Er kann entsprechend Wörter mit einer Breite von 4 Bits in einem Schritt verarbeiten. Die einzelnen Schritte der Abarbeitung werden durch Lampen visualisiert.

Mehr

3. Rechnerarchitektur

3. Rechnerarchitektur ISS: EDV-Grundlagen 1. Einleitung und Geschichte der EDV 2. Daten und Codierung 3. Rechnerarchitektur 4. Programmierung und Softwareentwicklung 5. Betriebssyteme 6. Internet und Internet-Dienste 3. Rechnerarchitektur

Mehr

Wie arbeiten Computer?

Wie arbeiten Computer? Autor: Ortmann, Jürgen. Titel: Wie arbeiten Computer? Quelle: Einführung in die PC-Grundlagen. München, 8. Auflage, 2003. S. 29-41. Verlag: Addison-Wesley Verlag. Die Veröffentlichung erfolgt mit freunlicher

Mehr

1 Aufgaben zu Wie funktioniert ein Computer?

1 Aufgaben zu Wie funktioniert ein Computer? 71 1 Aufgaben zu Wie funktioniert ein Computer? Netzteil a) Welche Spannungen werden von PC-Netzteilen bereitgestellt? 3.3 V, 5 V, 12 V, -5 V, -12 V. b) Warum können PC-Netzteile hohe Leistungen liefern,

Mehr

3. Grundlagen der Rechnerarchitektur

3. Grundlagen der Rechnerarchitektur 3. Grundlagen der Rechnerarchitektur 3.1 Architektur des von-neumann-rechners 3.2 Maschinentypen: Einadressmaschine, Zweiadressmaschine 3.3 Befehlsformate und Adressierungstechniken 3.4 Beispiel: der Prozessor

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 2016/2017 Tutorübung

Mehr

Prinzipieller Aufbau und Funktionsweise eines Prozessors

Prinzipieller Aufbau und Funktionsweise eines Prozessors Prinzipieller Aufbau und Funktionsweise eines Prozessors [Technische Informatik Eine Einführung] Univ.- Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg

Mehr

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor.

Rechnerstrukturen. 6. System. Systemebene. Rechnerstrukturen Wintersemester 2002/03. (c) Peter Sturm, Universität Trier 1. Prozessor. Rechnerstrukturen 6. System Systemebene 1 (Monoprozessor) 2-n n (Multiprozessor) s L1- in der L2- ( oder Motherboard) ggf. L3- MMU Speicher Memory Controller (Refresh etc.) E/A-Geräte (c) Peter Sturm,

Mehr

Vorlesung Rechnerarchitektur. Einführung

Vorlesung Rechnerarchitektur. Einführung Vorlesung Rechnerarchitektur Einführung Themen der Vorlesung Die Vorlesung entwickelt an Hand von zwei Beispielen wichtige Prinzipien der Prozessorarchitektur und der Speicherarchitektur: MU0 Arm Speicher

Mehr

Informatikgrundlagen I Grundlagen der Informatik I

Informatikgrundlagen I Grundlagen der Informatik I Informatikgrundlagen I Grundlagen der Informatik I Dipl.-Inf. Michael Wilhelm Hochschule Harz FB Automatisierung und Informatik mwilhelm@hs-harz.de Raum 2.202 Tel. 03943 / 659 338 1 Inhalt 1. Einführung,

Mehr

ZENTRALEINHEITEN GRUPPE

ZENTRALEINHEITEN GRUPPE 31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte

Mehr

Einführung in die Informatik

Einführung in die Informatik Einführung in die Informatik Dipl.-Inf., Dipl.-Ing. (FH) Michael Wilhelm Hochschule Harz FB Automatisierung und Informatik mwilhelm@hs-harz.de http://www.miwilhelm.de Raum 2.202 Tel. 03943 / 659 338 FB

Mehr

1.7 Assembler Programmierung

1.7 Assembler Programmierung 1.7 Assembler Programmierung Die nach außen sichtbare Programmierschnittstelle eines Prozessors ist der Befehlscode. Dies ist eine binäre Dateninformation, die vom Prozessor Byte für Byte abgearbeitet

Mehr

Einführung in die Informatik

Einführung in die Informatik Einführung in die Informatik Dipl.-Inf., Dipl.-Ing. (FH) Michael Wilhelm Hochschule Harz FB Automatisierung und Informatik mwilhelm@hs-harz.de http://www.miwilhelm.de Raum 2.202 Tel. 03943 / 659 338 FB

Mehr

Mikroprozessortechnik Grundlagen 1

Mikroprozessortechnik Grundlagen 1 Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes

Mehr

Mikrocomputertechnik. Adressierungsarten

Mikrocomputertechnik. Adressierungsarten Adressierungsarten Ein Mikroprozessor bietet meist eine Reihe von Möglichkeiten, die Operanden für eine Rechenoperation zu bestimmen. Diese Möglichkeiten bezeichnet man als Adressierungsarten. unmittelbare

Mehr

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)

Mehr

3.0 8051 Assembler und Hochsprachen

3.0 8051 Assembler und Hochsprachen 3.0 8051 Assembler und Hochsprachen Eine kurze Übersicht zum Ablauf einer Programmierung eines 8051 Mikrocontrollers. 3.1 Der 8051 Maschinencode Grundsätzlich akzeptiert ein 8051 Mikrocontroller als Befehle

Mehr

Aufbau eines Taschenrechners

Aufbau eines Taschenrechners siehe Skizze Aufbau einer Waage siehe Skizze Speichermöglichkeit Aufbau eines Taschenrechners Speichermöglichkeit Adressbus 65536 (2 16 ) (2 wegen der Zustände =aus und 1=an) => 65536 Möglichkeiten =>

Mehr

Zusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S ]

Zusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S ] 2.1.2 Behandlung von Unterbrechungen (Interrupts) Zusammenhang Interrupt, Befehlszyklus, indirekte Adressierung und Mikroprogramm [Stallings, Kap. 15, S. 582-585] t 1 : MAR (PC) t 2 : MBR Memory[MAR] PC

Mehr

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle

Mehr

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Prog. Counter Memory Adress Register Befehl holen Incrementer Main store Instruction register Op-code Address Memory Buffer Register CU Clock Control

Mehr

Computer-Architektur Ein Überblick

Computer-Architektur Ein Überblick Computer-Architektur Ein Überblick Johann Blieberger Institut für Rechnergestützte Automation Computer-Architektur Ein Überblick p.1/27 Computer-Aufbau: Motherboard Computer-Architektur Ein Überblick p.2/27

Mehr

Einführung in die technische Informatik

Einführung in die technische Informatik Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen

Mehr

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1

IT für Führungskräfte. Zentraleinheiten. 11.04.2002 Gruppe 2 - CPU 1 IT für Führungskräfte Zentraleinheiten 11.04.2002 Gruppe 2 - CPU 1 CPU DAS TEAM CPU heißt Central Processing Unit! Björn Heppner (Folien 1-4, 15-20, Rollenspielpräsentation 1-4) Harald Grabner (Folien

Mehr

é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus

é Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus 4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts

Mehr

Der Intel 8086 Reto Gurtner 2005

Der Intel 8086 Reto Gurtner 2005 Der Intel 8086 Reto Gurtner 2005 1 1. DIE INTERNEN REGISTER... 3 1.1 ALLGEMEINE REGISTER AX, BX, CX UND DX... 3 DAS AX-REGISTER... 4 DAS BX-REGISTER... 4 DAS CX-REGISTER... 5 DAS DX-REGISTER... 5 1.2 DIE

Mehr

Inhaltsangabe. 2.1 DieCPU Der Speicher Die Busse Klassifikation der von-neumann-rechner... 37

Inhaltsangabe. 2.1 DieCPU Der Speicher Die Busse Klassifikation der von-neumann-rechner... 37 2 Rechnerarchitektur - Grundlegende Rechnerarchitektur - Bestandteile eines Rechners - Klassifikation von Rechnern Inhaltsangabe 2.1 DieCPU... 33 2.2 Der Speicher...... 35 2.3 Die Busse........ 37 2.4

Mehr

Teil I: Wat isse ne Mikrokontroller?

Teil I: Wat isse ne Mikrokontroller? Programmierung von ATMEL AVR Mikroprozessoren am Beispiel des ATtiny13 Eine Einführung in Aufbau, Funktionsweise, Programmierung und Nutzen von Mikroprozessoren Teil I: Wat isse ne Mikrokontroller? Wat

Mehr

Teil 1: Prozessorstrukturen

Teil 1: Prozessorstrukturen Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium

Mehr

Teil Rechnerarchitekturen M03. Darstellung von Zahlen, Rechnen, CPU, Busse. Corinna Schmitt corinna.schmitt@unibas.ch

Teil Rechnerarchitekturen M03. Darstellung von Zahlen, Rechnen, CPU, Busse. Corinna Schmitt corinna.schmitt@unibas.ch Teil Rechnerarchitekturen M03 Darstellung von Zahlen, Rechnen, CPU, Busse Corinna Schmitt corinna.schmitt@unibas.ch Darstellung von Zahlen Rechnen 2015 Corinna Schmitt Teil Rechnerarchitekturen - 2 Zwei

Mehr

Der Toy Rechner Ein einfacher Mikrorechner

Der Toy Rechner Ein einfacher Mikrorechner Der Toy Rechner Ein einfacher Mikrorechner Dr. Gerald Heim Haid-und-Neu-Str. 10-14 76131 Karlsruhe 16. Mai 1995 Allgemeine Informationen 2 Quelle: Phil Kopmann, Microcoded versus Hard-Wired Logic, Byte

Mehr

DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE

DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE D - CA - IV - AA - 1 HUMBOLDT-UNIVERSITÄT ZU BERLIN INSTITUT FÜR INFORMATIK Vorlesung 4 DATEN UND BEFEHLSFORMATE, ADDRESSIERUNGSARTEN UND MASCHINEN- PROGRAMMIERUNGSKONZEPTE Sommersemester 2003 Leitung:

Mehr

Mikrocomputertechnik

Mikrocomputertechnik Mikrocomputertechnik Bernd-Dieter Schaaf Mit Mikrocontrollern der Familie 8051 ISBN 3-446-40017-6 Leseprobe Weitere Informationen oder Bestellungen unter http://www.hanser.de/3-446-40017-6 sowie im Buchhandel

Mehr

Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung

Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung Sommersemester 2005 Uni Erlangen Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebsysteme Tarek Gasmi Tarek.Gasmi@informatik.stud.uni-erlangen.de

Mehr

Informatik 12 Kapitel 3 - Funktionsweise eines Rechners

Informatik 12 Kapitel 3 - Funktionsweise eines Rechners Fachschaft Informatik Informatik 12 Kapitel 3 - Funktionsweise eines Rechners Michael Steinhuber König-Karlmann-Gymnasium Altötting 9. Februar 2017 Folie 1/36 Inhaltsverzeichnis I 1 Komponenten eines PCs

Mehr

Ein- und Ausgabegeräte

Ein- und Ausgabegeräte Blockorientiert Jeder Block kann unabhängig gelesen und geschrieben werden. Festplatten, CD-ROMs, USB-Sticks, etc. Zeichenorientiert Keine Struktur, nicht adressierbar, Daten werden als Folge von Zeichen

Mehr

Technische Informatik

Technische Informatik Technische Informatik Eine einführende Darstellung von Prof. Dr. Bernd Becker Prof. Dr. Paul Molitor Oldenbourg Verlag München Wien Inhaltsverzeichnis 1 Einleitung 1 1.1 Was ist überhaupt ein Rechner?

Mehr

Neues vom STRIP Forth-Prozessor

Neues vom STRIP Forth-Prozessor Neues vom STRIP Forth-Prozessor Tagung der Forth-Gesellschaft April 2013 in Garmisch-Partenkirchen Willi Stricker 1 STRIP Forth-Prozessor STRIP32 32 Bit-Version Eigenschaften: Die 32-Bit-Version ist nahezu

Mehr

Microcomputertechnik

Microcomputertechnik Microcomputertechnik mit Mikrocontrollern der Familie 8051 Bearbeitet von Bernd-Dieter Schaaf 2. Auflage 2002. Buch. 230 S. Hardcover ISBN 978 3 446 22089 8 Format (B x L): 16 x 22,7 cm Gewicht: 407 g

Mehr

5 Speicherverwaltung. bs-5.1 1

5 Speicherverwaltung. bs-5.1 1 5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus

Mehr

Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -

Mikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen

Mehr

Brückenkurs / Computer

Brückenkurs / Computer Brückenkurs / Computer Sebastian Stabinger IIS 23 September 2013 Sebastian Stabinger (IIS) Brückenkurs / Computer 23 September 2013 1 / 20 Content 1 Allgemeines zum Studium 2 Was ist ein Computer? 3 Geschichte

Mehr

Übersicht. Nebenläufige Programmierung. Praxis und Semantik. Einleitung. Sequentielle und nebenläufige Programmierung. Warum ist. interessant?

Übersicht. Nebenläufige Programmierung. Praxis und Semantik. Einleitung. Sequentielle und nebenläufige Programmierung. Warum ist. interessant? Übersicht Aktuelle Themen zu Informatik der Systeme: Nebenläufige Programmierung: Praxis und Semantik Einleitung 1 2 der nebenläufigen Programmierung WS 2011/12 Stand der Folien: 18. Oktober 2011 1 TIDS

Mehr

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44

Virtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock

Mehr

Inhalte der heutigen Vorlesung

Inhalte der heutigen Vorlesung Inhalte der heutigen Vorlesung Wiederholung und Fortsetzung Hardware Von-Neumann-Architektur (Rechnerarchitektur) Speicher Software Wie groß ist ein Gigabyte? http://www.spiegel.de/netzwelt/tech/0,1518,606308,00.html

Mehr

2 Rechnerarchitekturen

2 Rechnerarchitekturen 2 Rechnerarchitekturen Rechnerarchitekturen Flynns Klassifikation Flynnsche Klassifikation (Flynn sche Taxonomie) 1966 entwickelt, einfaches Modell, bis heute genutzt Beschränkung der Beschreibung auf

Mehr

Rechnernutzung in der Physik. Betriebssysteme

Rechnernutzung in der Physik. Betriebssysteme Rechnernutzung in der Physik Betriebssysteme 1 Betriebssysteme Anwendungsprogramme Betriebssystem Treiber BIOS Direkter Zugriff von Anwenderprogrammen auf Hardware nur in Ausnahmefällen sinnvoll / möglich:

Mehr

Arithmetische und Logische Einheit (ALU)

Arithmetische und Logische Einheit (ALU) Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen

Mehr

ARM: Befehlssatz (Forts.)

ARM: Befehlssatz (Forts.) ARM: Befehlssatz (Forts.) Befehl SWI zum Auslösen eines Software-Interrupts: Instruktionsformat: Ausführung von SWI überführt CPU in den supervisor mode (nach Retten des PC in r14_svc und des CPSR in SPSR_svc)

Mehr

Systeme 1: Architektur

Systeme 1: Architektur slide 1 Vorlesung Systeme 1: Architektur Prof. Dr. Ulrich Ultes-Nitsche Forschungsgruppe Departement für Informatik Universität Freiburg slide 2 Prüfung 18. Februar 2004 8h00-11h40 13h00-18h20 20 Minuten

Mehr

9.0 Komplexe Schaltwerke

9.0 Komplexe Schaltwerke 9.0 Komplexe Schaltwerke Die Ziele dieses Kapitels sind: Lernen komplexe Schaltwerke mittels kleinerer, kooperierender Schaltwerke zu realisieren Verstehen wie aufgabenspezifische Mikroprozessoren funktionieren

Mehr

Teil 1: Prozessorstrukturen

Teil 1: Prozessorstrukturen Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium

Mehr

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13

Enterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 2 Virtual Storage el0100 copyright

Mehr

Name: Vorname: Matr.-Nr.: 4. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen stets ein mikroprogrammierbares Steuerwerk verwenden.

Name: Vorname: Matr.-Nr.: 4. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen stets ein mikroprogrammierbares Steuerwerk verwenden. Name: Vorname: Matr.-Nr.: 4 Aufgabe 1 (8 Punkte) Entscheiden Sie, welche der folgenden Aussagen zum Thema CISC/RISC-Prinzipien korrekt sind. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen

Mehr

Informatik Computer-Hardware

Informatik Computer-Hardware Informatik Computer-Hardware Seite 1 Aufbau von Computersystemen Zentraleinheit und Peripherie Zentraleinheit Zur Zentraleinheit zählen der Prozessor, der Arbeitsspeicher (RAM), die verschiedenen Bus-

Mehr

Ein- Ausgabeeinheiten

Ein- Ausgabeeinheiten Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-

Mehr

Rechnergrundlagen SS 2007. 11. Vorlesung

Rechnergrundlagen SS 2007. 11. Vorlesung Rechnergrundlagen SS 2007 11. Vorlesung Inhalt Evaluation der Lehre (Auswertung) Synchroner/asynchroner Systembus Kontrollfluss/Datenfluss RISC vs. CISC Speicherhierarchie Cache Lesen Schreiben Überschreiben

Mehr

9. Assembler: Der Prozessor Motorola 68000

9. Assembler: Der Prozessor Motorola 68000 9.1 Architektur des Prozessors M 68000 9.2 Adressierungsarten des M 68000 9-1 9.1 Beschreibung des Prozessors M 68000 Charakteristische Daten des 56 Maschinenbefehle 14 Adressierungsarten Zweiadressmaschine

Mehr

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen 2.5 Ausnahmesituationen

Mehr

Arbeitsfolien - Teil 4 CISC und RISC

Arbeitsfolien - Teil 4 CISC und RISC Vorlesung Informationstechnische Systeme zur Signal- und Wissensverarbeitung PD Dr.-Ing. Gerhard Staude Arbeitsfolien - Teil 4 CISC und RISC Institut für Informationstechnik Fakultät für Elektrotechnik

Mehr

Realisierung: virtueller Prozessor: der reale Prozessor wird periodisch dem Programm zugewiesen Im Prozessor: durch Task-Status Segment (TSS)

Realisierung: virtueller Prozessor: der reale Prozessor wird periodisch dem Programm zugewiesen Im Prozessor: durch Task-Status Segment (TSS) 1.2 Multitasking Damit ein Computer mehrere Aufgaben gleichzeitig erledigen kann, die jede für sich oder die auch gemeinsam arbeiten, z.b. Daten lesen Berechnungen ausführen Netzwerkkontakt abarbeiten

Mehr

Grundlagen der Informatik 1

Grundlagen der Informatik 1 Grundlagen der Informatik 1 Prof. Dr. J. Schmidt Fakultät für Informatik GDI1 WS 2013/14 Einführung in die Informatik Hardware Überblick Vorlesung Kapitel 2: Nachricht, Information und Daten Kapitel 3:

Mehr

Fachbereich Medienproduktion

Fachbereich Medienproduktion Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen

Mehr

Proseminar Rechnerarchitekturen. Parallelcomputer: Multiprozessorsysteme

Proseminar Rechnerarchitekturen. Parallelcomputer: Multiprozessorsysteme wwwnet-texde Proseminar Rechnerarchitekturen Parallelcomputer: Multiprozessorsysteme Stefan Schumacher, , PGP Key http://wwwnet-texde/uni Id: mps-folientex,v

Mehr

Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega128

Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega128 Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega128 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes

Mehr

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)

Mehr

Teil 1: Prozessorstrukturen

Teil 1: Prozessorstrukturen Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium

Mehr

Rechnergrundlagen SS Vorlesung

Rechnergrundlagen SS Vorlesung Rechnergrundlagen SS 2007 13. Vorlesung Inhalt Cache Lesen Schreiben Überschreiben Memory Management Unit (MMU) Translation Lookaside Buffer (TLB) Klausurvorbereitung Inhalte der Klausur Rechnergrundlagen

Mehr

Systeme I: Betriebssysteme Kapitel 4 Prozesse. Maren Bennewitz

Systeme I: Betriebssysteme Kapitel 4 Prozesse. Maren Bennewitz Systeme I: Betriebssysteme Kapitel 4 Prozesse Maren Bennewitz Version 13.11.2013 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von Betriebssystemen

Mehr

Rechnerarchitektur. M. Jakob. 1. Februar 2015. Gymnasium Pegnitz

Rechnerarchitektur. M. Jakob. 1. Februar 2015. Gymnasium Pegnitz Rechnerarchitektur M. Jakob Gymnasium Pegnitz 1. Februar 2015 Inhaltsverzeichnis 1 Aufbau eines Computersystems Praktische Grundlagen Von-Neumann-Rechner 2 Darstellung und Speicherung von Zahlen 3 Registermaschinen

Mehr