Studie 7: FPGA-Programmierung und Chipdesign

Transkript

1 Studie 7: FPGA-Programmierung und Chipdesign Präambel: Diese Studie untersucht die Möglichkeiten der Anpassung von Elektronik-Hardware auf die jeweiligen Anforderungen von speziellen Anwendungen. Dabei reicht die Bandbreite von vorstellbaren ASIC ( Application specific Integrated Circuits ) Lösungen von der Verwendung von frei programmierbaren Bausteinen ( field programmable gate Arrays, FPGAs) bis hin zur rein anwendungsspezifischer Hardware- Bausteine, ( Full-Custom ASICs). Zunächst wird der State-of-the-Art an ausgewählten Referenzlösungen analysiert, wobei etliche gängige Beispiele verwendet wurden um die Vorgehensweise also auch die Lösungen zu illustrieren. Ebenso wurden die verschiedenen Möglichkeiten der Softwareerstellung vorgestellt. Ein besonderes Augenmerk wurde darauf gelegt eine Art Leitfaden für Firmen zu erstellen, die sich über die Möglichkeiten der ASIC Technologie informieren wollen und/oder diese als weitere Möglichkeit in Ihren Entwicklungsprojekten in betracht ziehen. Weiters wurde eine Kostenanalyse durchgeführt, die den Kostenvorteil von rein integrierten Hardwarelösungen in Vergleich zu programmierbaren Lösungen berechnet. 1

2 Inhaltsverzeichnis 1) State-of-the-Art Analyse ) Übersicht über den Technologiebaum ) Standard Technologien ) Chipklassen und häufig verwendete Fachbegriffe ) Neue und neueste Entwicklungen Programmierbare Analoge Arrays ) Programmierbare ASIC s, mit Schwerpunkt FPGA ) Einführung in die Technologie ) Vor- und Nachteile der FPGA Technologie ) Im Hinblick auf die Lehre ) Im Hinblick auf Forschung ) Im Hinblick auf Produkte ) Übersicht der aktuellen Produktlinien / Marktübersicht ) Marktanteile ) Beschreibende Herstellerübersicht ) Xilinx ) Actel ) Lattice ) Altera ) Anwendungsbeispiel für die Verwendung eines FPGA anstelle von Standardbauteilen: Das DSL Modem ) Semi/Full Custom ASIC Technologie ) Einführung in die Technologie ) Vor- und Nachteile der Semi-/Full Custom Technologie ) Im Hinblick auf: Lehre ) Im Hinblick auf: Forschung ) Im Hinblick auf: Produkt ) Übersicht der aktuellen Produktlinien ) Semi Custom ASIC / FPGA: Die Virtex 4 Linie ) Programmierbare Mixed Signal Solutions (SOIC/FPAA) ) Einführung in die Technologie ) Vor- und Nachteile der Technologie ) Im Hinblick auf die Lehre ) Im Hinblick auf: Forschung ) Im Hinblick auf ein Produkt Überblick über einzelne Hersteller ) Anwendungsschwerpunkt FPGA ) Anwendungsgebiete, Einsatzmöglichkeiten ) Anwendung als Prototypen ) Anwendungen mit kurzem oder charakteristischem Produktlebenszyklus Anwendungen in geringen Stückzahlen Anwendungsspezifische Hardware Spezielle Anwendungen für FPGA s mit Antifuse Technologie ) Auswahl eines FPGA-Entwicklungs Partners ) Auswahl der FPGA Technologie in Abhängigkeit zur Anwendung ) Anwendungsschwerpunkt Semi-/Full-Custom ASIC ) Anwendungsgebiete ) Auswahl des ASIC-Entwicklungs-Partners ) Anwendungschwerpunkt: Mixed Signal Solutions ) Anwendungsgebiete, Einsatzmöglichkeiten

3 4.2) Anwendungsbeispiel: Sensor Interface ) Kaufmännische Überlegungen ) Kostenbetrachtung allgemein ) Kostenrechnung im Fall Q-Check für: ) Exemplarische Kostenrechnung am Fall eines für Anwendung: FPGA ) Exemplarische Kostenrechnung am Fall eines für Anwendung: Semi Custom ASIC ) Exemplarische Kostenrechnung am Fall eines für Anwendung: Full Custom Mixed Signal SOIC ) Zusammenfassung ) Wann ist welche Technologie vorzuziehen? ) Wie wird sich der Markt zukünftig entwickeln? ) Full Custom ASIC: Immer mehr für kleine Stückzahlen relevant ) FPGA im Aufwind. Wirklich? ) Übergang zur 3D Fertigung. Chipstapelung ) Bleifreie Chips ab Mitte ) Sprachen zur FPGA - Programmierung und zum Chipdesign ) Verilog / VHDL ) System C Tools für die Entwicklung von ASIC s, insbesondere FPGA s ) ASIC / FPGA Entwicklung basierend auf bestehenden Hardwarelösungen ) Spezifikation ) Kodierung ) Synthese ) Layout ) ASIC Produktion ) Praktisches Beispiel einer Entscheidung für FPGA (ASCOM Anwendung Video) ) Einleitung ) Entscheidung ) Aufgabenstellung: ASCOM-Produkte ) Kriterien für die Entscheidung für eine FPGA Lösung

4 1) State-of-the-Art Analyse Ziel dieser Studie ist es -unter anderem- Firmen, die einen Einstieg in die komplexe Welt der ASIC s suchen, eine Hilfestellung zu bieten. In diesem Kapitel soll ein Überblick über die aktuellen Technologien und die Fachterminologie gegeben werden. Zunächst besteht oft das Missverständnis, dass FPGA und ASIC völlig unterschiedliche Kategorien zuzuordnen sind. Deshalb werden im Folgenden der Technologiebaum, sowie Spezialanwendungen hierzu näher besprochen. 1.1) Übersicht über den Technologiebaum Seit dem Anfang der Mikroelektronik im Jahr 1958 durch die Entwicklung des ersten IC hat sich die Technologie schnell weiterentwickelt. Maßgebend waren hierfür Firmen wie Texas Instruments, Burr Brown (heute von TI aufgekauft), Analog Devices und National Instruments. Von einer noch breiteren Basis der mitwirkenden Firmen hat die schnell zunehmende Erhöhung der Investitionskosten dazu geführt, dass es heute nur noch wenige Global Players im Bereich der Chipfertigung und Entwicklung gibt. Folgende Grafik soll diese Explosion der Investitionskosten veranschaulichen: Kosten pro Fab Millionen ,13 µm/0,1 0,08 µm ,18 µmµm 0,25 µm 0,35 µm 0,5 µm 0,7 µm 1 µm 1,5 µm 2 µm 3 µm 5 µm Jahr 4

5 Dieser Trend von etwa einem Faktor 10 an Kosten pro 10 Jahren wird auch in absehbarer Zukunft anhalten. Weiters haben die technologischen Entwicklungen in Richtung Submikron Bereich und höhere Taktfrequenzen die NRE-Kosten (Non Recurring Costs, Einmalige Entwicklungskosten) in immer größere Höhen getrieben. Freilich steht dahinter ein ständig zunehmender weltweiter Massenmarkt; aber auch dieser führt letztlich zur Konzentration auf Technologie- und Marktführer, die ausreichende Finanzkraft besitzen. Da aber gerade in der Branche der Speicher und Mikroprozessoren diese Kosten im Millionenbereich aufgrund der gewaltigen Umsätze (ASIC s machen ca. ¼ des gesamten weltweiten Jahresumsatzes mit Mikroelektronik aus) toleriert werden, ist dies für eine KMU sehr zum Nachteil. Die NRE-Kosten sind für kleinere Stückzahlen einer KMU ähnlich dann genauso kalkuliert wie für den Massenbereich eines Großkonzerns. Folgende Graphik soll dies veranschaulichen: NRE-Kosten (Masken- und Prototypenfertigung) T Gate Array Standard Cell µ 5µ 3µ 2µ 1,5µ 1,0µ 0,7µ 0,5µ 0,35µ 0,25µ 0,18µ 0,13µ 0,1µ Hier ist der Trend in etwa der Faktor 2 pro Generation. Diese Kostenexplosion hat ihren Hintergrund in der Maskenerstellung für die Chipfertigung. In den letzten 10 Jahren geht man immer mehr an die physikalischen Grenzen der Machbarkeit; deshalb muss z.b.: in der Belichtung solcher Masken schon mit Phasenshift- und Röntgenverfahren gearbeitet werden. 5

6 Auch an die Siliziumwafer werden mittlerweile extremste Anforderungen an Reinheit und Größe gestellt. Was bedeutet das für ein KMU? 1) Der Einstieg in die ASIC Technologie kann nur in Anlehnung an bestehende und geprüfte Technologien erfolgen. Eine spezielle Eigenentwicklung für eine Anwendung ist in 99% aller Fälle zu teuer. Somit wird eine ASIC Entwicklung aus einer Zusammensetzung von zugekauftem IP bestehen. 2) Es herrscht eine Abhängigkeit von den Global Players in Bezug auf Zukunftsentwicklungen und aktuell verfügbare Chips. (z.b.: Taktraten, Rechenleistungen, Bussysteme) 3) Die Basiskosten für den Einstieg sind je nach angestrebter ASIC-Technologie durchaus gleich um 10-er Potenzen unterschiedlich Die ersten beiden Punkte sind für eine KMU jedoch kein Problem. Ein internationaler Konzern (wie z.b.: TI oder Xilinx) wird langfristig verfügbare und qualitativ hochwertige Produktlinien in ausreichender Bandbreite zur Verfügung stellen. Auch die Fragestellung des Übersehens neuer, bahnbrechender Technologie stellt sich nicht, da aktuell kein einziger neuer Mitspieler auf den Chipmärkten abzusehen ist. (ElektronikMarkt 2004/Umfrage). Bleibt also Punkt 3 übrig, der oft die Hauptfrage einer ASIC Entwicklung darstellt: Welchen ASIC Typ soll man für seine spezielle Applikation man einsetzen? 6

7 1.1.1) Standard Technologien Im folgenden soll nun ein Überblick über die Standardtechnologien des ASIC s (Application specific integrated Circuit) gegeben werden. Dem Begriff ASIC werden generell 3 Typen von IC s zugewiesen: a) Programmierbare ASIC s: Bekannteste Vertreter sind hier der FPGA und der CPLD. Diese Chips können vom Anwender (hier die KMU) frei programmiert werden. Die allermeisten Anwendungen sind hier rein digitaler Natur. b) Semi Custom ASIC s: Das Gate Array ist in dieser Klasse die wichtigste Linie. Diese Chips werden von der Fab bis zum letzten Prozessschritt vorgefertigt. Der Anwender muss nur noch die einzelnen Blöcke/Transistoren des Gate Arrays nach seiner Vorgabe konfigurieren/verbinden. Diese Entwicklung von Semi-Custom ASIC s wird in den meisten Fällen von Design Centern durchgeführt. Mit dieser Klasse kann man digitale wie einfache analoge Anwendungen implementieren. c) Full Custom ASIC s: Diese Klasse wird für sehr komplexe digitale, analoge, wie auch mixed mode Anwendungen eingesetzt. Diese rein im Auftrag von einer Chip-Fab erstellten Chips sind fest verdrahtet, d.h. ihr innerer Aufbau ist fixiert. Application Specific IC Programmable ASIC Sem i Custom ASIC Custon ASIC PLD Gate Array Cell Based IC FPGA Linear Array Full Custom IC Memories MCU Neben diesem graphischen Überblick soll mit der folgenden Graphik eine allgemeine Übersicht über die wichtigsten Kriterien dieser ASIC Derivate geschaffen werden 7

8 maximal Full Custom IC Full Custom Stückza hl NRE-Kosten Kom plexitä t Mixed Mode Cell Based Semi-Custom IC Linear Arra y Gate Array Digital Programmable IC FPGA PLD Stückkosten minimal Die Positionierung bezüglich Komplexität und Geschwindigkeit kann man wie unten dargestellt nochmals detaillierter darstellen. Bezüglich des Punktes der gleichen maximalen Geschwindigkeit von FPGA und Semi-Custom ASIC s gab es verschiedene Aussagen in der Literatur, wie auch im Internet. Die Hersteller der FPGA s trafen jedoch die Aussage, dass ihre Produkte mindestens so schnell wären wie die der Semi-Custom ASIC s. Dementsprechend sind sie auch in dieser Graphik platziert. Geschwindigkeit Semi-Custom FPGA Full-Custom Controller Prozessoren Komplexität 8

9 Power Effic iency (GOPS/W) Neben diesen Zusammenhängen lassen sich die verschiedenen Technologien auch noch nach Flächen-/Leistungseffizienz unterscheiden. Dies kann z. B. in batteriebetriebenen Anwendungen oder Anwendungen im All von Bedeutung sein FPGA Sem i-custom Full - Custom Standard Cell Gate Array DSP Area Effic iency (GOPS/cm²) Die unten angeführte Tabelle soll die einzelnen Eigenschaften auch nochmals in Relation zu Standard-Bauelementen wie z.b. Mikroprozessoren stellen. Standart- Bauel. Programmierbare Bauel. Gate Array Standardzelle Full Custom Entwicklungszeit sehr lang meist gering mäßig lang sehr lang Redesignkosten - keine/gering mittel hoch sehr hoch Stückosten bei hohen Stückzahlen niedrig / mittel mittel / hoch mittel mittel mittel Stückzahlen beim Kunden beliebig beliebig mittel hoch sehr hoch Stückzahlen beim Hersteller sehr hoch sehr hoch mittel hoch sehr hoch Dichte (Fläche) niedrig mittel hoch sehr hoch Leistungsfähigkeit niedrig/mittel mittel hoch sehr hoch Entwurfsflexibilität niedrig/mittel mittel hoch sehr hoch Leiferanten mehrere viele einzelne einzelne einer Anzahl identischer Produkte in Produktion praktisch unbegrenzt hoch / sehr hoch hoch / sehr hoch mittel / hoch 9

10 1.1.2) Chipklassen und häufig verwendete Fachbegriffe Zusätzlich vorangehenden Einteilungskriterien werden nun kurz weitere Chipklassen vorgestellt um einen Einblick in den Fachjargon zu geben. Neben den beiden möglichen Extremen Chip wird vom Kunden spezifiziert (ASIC) und Chip wird vom Vendor spezifiziert (ASSP) gibt es zwei weitere Zwischenstufen: Application Specific IC (ASIC): Wie zuvor beschrieben wird ein ASIC vom Anwender des Chips selbst spezifiziert, implementiert und getestet. Der Chip kann nur in den Produkten des Anwenders eingesetzt werden, da der Chip speziell an die Bedürfnisse dieser Produkte angepasst ist. Nur die Produktion der Chips wird bei einem Halbleiterhersteller durchgeführt. Customer Specific IC (CSIC): Ein CSIC ist eine ähnliche Form wie ein ASIC. Zusätzlich werden IPs (Intellectual Properties, Macro-Funktionalitäten) in die Schaltung integriert, die der Halbleiterhersteller seinen Kunden bereitstellt. Unter einem IP versteht man ein komplexes Macro (z.b. einen USB-Controller oder einen CPU-Block), dass eine abgeschlossene Funktionalität vollständig abdeckt. Die standardmäßig auf integrierten Schaltkreisen vorkommenden Makros (z.b. RAM Blöcke) fallen nicht unter den Begriff Intellectual Property. Application Specific Standard Product (ASSP): ASSP bezeichnet Integrierte Schaltkreise, die speziell für eine Anwendung entwickelt worden sind, diese Funktionalität jedoch von mehreren verschiedenen Kunden in ihren spezifischen Applikationen genutzt werden kann. Die Spezifikation der Funktionalität und der Architektur eines ASSPs, sowie dessen Implementierung liegt in der Verantwortung des Halbleiterherstellers. Customer Specific Standard Product (CSSP): Ein CSSP wird kundenspezifisch aus einem ASSP abgeleitet. Ein ASSP wird nach Kundenwunsch auf dessen individuelle Anforderungen abgewandelt. Structured ASIC: Bei einem Structured ASIC ist schon eine bestimmte Grundfunktionalität auf dem Halbleiter vorgesehen, die der Anwender nutzen kann. Entwicklungszeiten können so minimiert werden. 10

11 Teile der Entwicklungskosten können vor allem dadurch eingespart werden, dass die unteren Produktionsmasken für alle integrierten Schaltkreise dieser Technologie identisch sind. Nur einige obere Produktionsmasken des ASICs werden entsprechend der Schaltung angepasst. Beispiele für vorimplementierte Elemente sind vollständig ausbalancierte Clock Trees, RAMs, PLLs, Scan und Boundary Scan Logik. Grenzen setzen jedoch die Zahl der implementierten Elemente: Mehr als die vorhandenen Clock Trees, RAMs und PLLs können nicht benutzt werden. Plattform ASIC: Plattform ASICs bestehen aus zwei Bereichen, von denen der eine bereits vollständig vordefiniert und der andere wie bei den ASICs für die Kundenschaltungen frei verfügbar ist. Der vordefinierte Teil enthält meist ein CPU-System aus Prozessor und einigen weiteren Controllern. Beispiele sind RAM Controller, Ethernet MAC, Timer und UART. Fehlt ein bestimmter Controller, kann das CPU-System in dem Anwenderbereich hinein entsprechend erweitert werden. Vorteil der Plattform ASICs ist der eingesparte Entwicklungsaufwand, da das CPU-System nicht erst vom Anwender entwickelt und verifiziert werden muss. Der freiprogrammierbare Teil kann entweder nach einem Cell-Based -Ansatz oder entsprechend einem Structured-ASIC aufgebaut sein. Weitere gründsätzliche Klassifizierungen von Halbleitern: Standardhalbleiter Halbleiter die in vielen verschiedenen Anwendungen zum Einsatz kommen werden als Standardhalbleiter bezeichnet. Beispiele sind Mikroprozessoren, Speicher (z.b. SRAM, DRAM, FLASH) oder einfache Treiberbausteine für Backplanes oder unterschiedlichsten Schnittstellen (z.b. RS232). System On a Chip (SoC): Der Begriff SoC beschreibt im Gegensatz zu ASIC oder ASSP mehr die Integrationsebene eines Chips als seine Anwendungsmöglichkeiten. Als SoC werden solche Halbleiter bezeichnet, die nicht nur eine spezifische Funktionalität enthalten, sondern darüber hinaus ein komplettes System, bestehend aus einem Prozessor und der dazugehörigen Peripherie (Schnittstellen, Verschlüsselungs-module, Displaycontroller, ). Zu diesen `Standard-Funktionalitäten kommt in vielen Fällen noch ein ASIC - Anteil hinzu, der ein SoC zu einem ASIC macht. Fehlt dieser 11

12 kundenspezifische Bestandteil ist ein SoC mehr den ASSP s zuzuordnen als zu den ASIC s. Application Specific Instruction set Processors (ASIP): ASIP's sind integrierte Prozessorkerne, die in einem Chip integriert sind, wobei deren Struktur und Befehlssatz auf bestimmte Anwendungen optimiert sind (Bsp. Spezielle Netzwerkprotokolle). Damit können anwendungsspezifische Aufgaben sehr flexibel umgesetzt werden. Vorteile von ASIP s: geringere Größe gegenüber den GPP s (General Purpose Processor), da hier im Idealfall keine unnötigen Strukturen und Befehle implementiert sind höhere Verarbeitungsgeschwindigkeit geringere Leistungsaufnahme aufgrund optimierter Strukturen besserer Schutz des eingebrachten Intellectual Property Der Nachteil der ASIP s gegenüber den GPPs ist eine kompliziertere und aufwendigere Entwicklung ) Neue und neueste Entwicklungen Programmierbare Analoge Arrays Eine Ausnahme in dem oben vorgestelltem Schema stellen analoge Chips dar, die programmierbar sind. Unter dem Stichwort FPAA gibt es immer mehr Hersteller, die ihre eigenen Lösungen anbieten. Hier ist jedoch aktuell wenig standardisiert, jeder Hersteller baut noch auf seine eigene Philosophie. FPAA s werden jedoch in Zukunft einen starken Aufschwung erleben und auch immer öfter zusammen mit digitalen Arrays Verwendung finden. 12

13 1.2) Programmierbare ASIC s, mit Schwerpunkt FPGA 1.2.1) Einführung in die Technologie Die programmierbaren ASIC s werden wie folgt in technologische Gruppen eingeteilt: < = 600 Gates Programmable Logic > 600 Gates Sim ple PLD's High Capacity PLD's EPROM FPGAs CPLDs EEPROM SRAM Antifuse EPROM FLASH EEPROM FLASH SRAM Kurzerläuterung zur Graphik: PLD: Programmable Logic Devices Die ist die Übergruppe, der alle hier besprochenen Technologiegruppen angehören CPLD: Complex PLD Vorraussetzung: mehr als 600 Einzelgatter und die Fähigkeit komplex programmierbar zu sein (Vernetzungsfähigkeit). 13

14 Zu vorhergehend genannten Typen nun die weiteren Klassenbegriffe tabellarisch: Typ Erläuterung Flüchtigkeit Reversibilität nicht ROM Programmierung durch Hersteller flüchtig nicht reversibel PROM einmalige Programmierung durch Kunden nicht flüchtig nicht reversibel EPROM elektrisch programmierbar, mit UV löschbar nicht flüchtig reversibel EEPROM elektrisch programmierbar, bitweise löschbar nicht flüchtig reversibel Flash elektrisch programmierbar, blockweise löschbar nicht flüchtig reversibel SRAM schneller Schreib-/Lesezugriff flüchtig reversibel Nun soll die wichtigste Gruppe, die der CPLD s und der FPGA s tabellarisch miteinander verglichen werden: CPLD - UND/ODER-Struktur relativ groß, programmierbar - log. Funktion weitgehend innerhalb einer Basiszelle bzw. einer Gruppe von Basiszellen - kontinuierlich, oft nur Verknüpfung benachbarter Basiszellen - feste determinierte Verzögerung - kombinatorisch intensive Schaltungen Basiszelle FPGA - oft LUT-Struktur (Lookup-Table), oft feiner und weniger programmierbar - log. Funktion weitgehend über eine IC-weite - Verschaltung von Basiszellen Verbindungsnetz - segmentiert, hierarchisch aufgebaut - global programmierbar - variable unbekannte Verzögerung Anwendung - Register intensive Schaltungen aber der Übergang ist fließend und zunehmend werden die Vorteil beider Strukturen kombiniert 14

15 Ein FPGA im speziellen weist folgende Eigenschaften auf: Konfigurierbare logische Blöcke Einen Ring an Input/Output Blöcken Alle Blöcke sind mit programmierbaren Verbindungen versehen Auf nähere technische Details soll hier nicht eingegangen Werden, da dies den Rahmen dieser Studie sprengen würde ) Vor- und Nachteile der FPGA Technologie Ein offensichtlicher Vorteil des FPGA ist die deutlich höhere Rechenleistung im Vergleich zu Prozessor oder DSP basierte Lösungen. Allerdings ist ein Full-Custom ASIC immer noch weit schneller, wie in Diagramm XX gezeigt. Weiterer Vorteil ist die Flexibilität, durch partielle Rekonfiguration kann man sich schrittweise in der Applikation vorantasten oder die Applikation je nach Anwendung ändern. Die Multifunktionalität eines FPGA ist eine weiterer 15

16 Bonuspunkt; er kann eine Vielzahl von Anwendungen (auch gleichzeitig / Parallelität) ausführen. Es existiert eine Vielzahl von IP-Cores (Filter, Kommunikations-Interfaces z.b.), bis hin zu ganzen Prozessorkernen, die integriert werden können. Nachteilig ist oftmals der hohe Stückpreis des einzelnen Chips, sowie die Kenntnisse, die die Entwickler mitbringen müssen. Gerade VHDL und die entsprechenden Elektronik bedürfen viel Praxis um hier sicher arbeiten zu können. Ebenso besitzen FPGA s einen erhöhten Layout und Stromversorgungsaufwand, der berücksichtigt werden muss ) Im Hinblick auf die Lehre Die FPGA Technologie bringt im Hinblick auf Ausbildung für Studenten viele offensichtliche Vorteile mit: Niedrige Einstiegskosten, die Möglichkeit fundamentale (digitale) Schaltungen zu simulieren und zu erstellen sowie die Aktualität für aktuelle Firmen. Ein Entwickler, der FPGA Kenntnisse besitzt hat durchschnittlich ein höheres Einstiegsgehalt. Ein wichtiger Punkt ist sicherlich auch die Reversibilität der Programmierung; ein FPGA lässt sich praktisch beliebig oft verwenden und ist als Entwicklungskit z.b. als Einsteckkarte für den PC kommerziell erhältlich. Somit könnte man dies direkt als z.b. Labor praktisch und theoretisch in einen Lehrbetrieb mit einführen. Nachteilig an der FPGA Technologie ist jedoch die hohe Komplexität. Bis man bei einer Firma zu einer Akzeptanz eines Spezialisten kommt, vergeht meist viel mehr Zeit als z. B. im reinem Software Engineering. (Befragte Firmen gaben an, dass etwa die doppelte Zeit gefordert ist, z. B.: 10 Jahre als minimaler Zeitraum gegenüber 5 Jahren eines C++ Programmierers.) Insofern könnte man mit einer Lehrveranstaltung die sich speziell mit diesem Thema beschäftigt (VHDL, Hardwaredesign für FPGA) auch nur die Spitze des Eisberges ankratzen. Weiters ist oft der Elektroniker mit FPGA Kenntnissen gefordert. Viele Firmen haben interdisziplinäre Entwicklungsprojekte, die Kenntnisse aus vielen Bereichen erfordern (Elektronik, Signalverarbeitung, Programmierung in VHDL, FPGA Design, Produktanwendung), der reine FPGA Spezialist ist nach unseren Umfragen nicht sehr oft gefordert. 16

17 ) Im Hinblick auf Forschung Für Hinblick of die Forschung ist der FPGA oftmals ein sehr gefragtes Hilfsmittel. Er ist relativ einfach einzusetzen, besitzt ein breites Anwendungsspektrum und es gibt eine große Zahl am Markt erhältlicher Produkte. So kann man den FPGA in den Bereichen: Signalverarbeitung oder high-speed Networking als Recheneinheit zu wissenschaftlichen Zwecken gut verwenden. Geschwindigkeit und zeitliche Determiniertheit eines FPGA schaffen die Voraussetzungen für eine wesentlich schnellere und effizientere Durchführung von Algorithmen. Gegenüber einem DSP oder einem PC lassen sich hier 10-er Potenzen an Zeit gewinnen. Eine direkte Grundlagenforschung am FPGA (z.b. neue Produktionstechnologien oder neue logische Grundeinheiten im FPGA) lassen sich allerdings nur für große Unternehmen oder sehr spezialisierte Institute realisieren. Wie in der Einleitung erwähnt sind die Kosten hierfür derart explodiert, dass es nur noch sehr wenige Unternehmen gibt die sich hier überhaupt betätigen ) Im Hinblick auf Produkte Bei einem FPGA gibt es in Hinsicht auf Produkte 2 Killerfaktoren für den Einsatz desselben: 1) Die Kosten. Diese werden später in dieser Studie genauer betrachtet. Jedoch kann es auch Applikationen geben, die sich rein analog oder mit digitalen Grundelementen wesentlich günstiger lösen lassen; also den Einsatz einer programmierbaren Recheneinheit überhaupt nicht erfordern. 2) Die Art der Applikation. Ein wichtiger Faktor wäre z.b. eine angestrebte Variantenfertigung. Bei diesem Fertigungstypus kommt ein Semi-/Full-Custom ASIC deshalb nicht in Frage, weil bei jedem einzelnen Produkt eine andere Firmware aufgespielt wird. Ein Beispiel wäre hier die Firmware eines DSL-Modems oder die Ansteuerung für Flachdisplays in TV-Geräten. Weiters kann eine angestrebte Weiterentwicklung des Produkts, z. B. über mehrere Jahre, um dessen Produktlebenszyklus zu verlängern, einen Gang zum Semi-/Full-Custom ASIC 17

18 verhindern. Umgekehrt jedoch können physikalische Faktoren den Einsatz eines FPGA verhindern, z. B. die hohe Strahlung in einem Reaktor könnte dessen Lebenszeit so vermindern (bzw. die Integrität der Daten) das ein Semi-/ FullCustom ASIC verwendet werden muss. Generell überwiegen die Vorteile eines FPGA für ein kleines/mittleres Unternehmen, das keine allzu großen Stückzahlen eines Produktes fertigen will. Insbesondere das Investitionsrisiko ist hier minimiert ) Übersicht der aktuellen Produktlinien / Marktübersicht Folgende Tabelle soll eine Herstellerübersicht mit Hinweis auf den jeweiligen produzierten Typ/Serie geben. Nach Auswahl einer bestimmten Technologie könnte man sich so die Firmen heraussuchen, die diese Technologie liefern können. Seichertyp Hersteller Familie Architektur Antifuse Actel ACTx FPGA Quicklogic pasic FPGA SRAM Altera APEX CPLD Altera FLEX CPLD Altmel AT40K FPGA Cypress Delta39K CPLD Lucent ORCA FPGA Xilinx Virtex FPGA Xilinx EPLD(XCxxxx) CPLD EEPROM Altera MAX CPLD Lattice Godfather CPLD Xilinx Coolrunner CPLD Flash Actel PRoASIC FPGA Xilinx XC9500 CPLD 18

19 1.2.4) Marktanteile Im Folgenden finden sich eine graphische Darstellung des FPGA Weltmarktes 2003: Atmel; 1% Quik Logic; 1% Cypress; 2% Actel; 6% Latice; 10% Altera; 31% Prozentuale Verteilung des FPGA Weltmarktes Xilinx; 49% Xilinx Altera Latice Actel Cypress Quik Logic Atmel In dieser Graphik ist schön die Dominanz der ersten 3 Hersteller zu erkennen. Selbst große Firmen wie Atmel sind hier nur noch am Rande vertreten. Weiters ist zu dieser Graphik anzumerken, dass es zu 2003 teils variierende Angaben bezüglich der prozentualen Verteilung gab; es schien hier eine Herstellerabhängigkeit bzw. eine unterschiedlichen Auffassung was nun zum Umsatz dazugehöre oder nicht in den jeweiligen Statistiken zu geben. Dementsprechend sollte man obige Zahlen nur als Richtwert betrachten ) Beschreibende Herstellerübersicht Xilinx kam 1985 mit dem ersten FPGA, den XC2064 auf den Markt. Während heute die FPGA s mehr als 4 Mio Gatter besitzen, hatte man damals nur 1200 Gatter. Der Umsatz betrug in 2003 ca. 1,7 Mrd US $ mit wachsender Tendenz. In dieser Wachstumssparte versuchen sich nun weitere Firmen mit besonderen Spezialitäten zu placieren. Dazu gehört auch die Frühankündigung von Bausteinen, die aber erst viel später lieferbar sind. Andere kommen dann doch nicht auf den Markt oder werden gleich wieder zurückgezogen. Dies zeugt davon, dass der Markt in sich insgesamt nicht stabil ist. Je schneller die Innovationen auf den Markt kommen, um o schneller altern auch die ganz neuen Produkte. Das ist durchaus ein Problem für den Anwender. Auf lange Zeit lieferfähig werden nur die größeren der Chiphersteller sein, wie z. B. Xilinx, Actel oder Altera. 19

20 ) Xilinx Mit der Logic Cell Array, kurz LCA begründete sie die FPGA s in Wie so häufig konnte der Erste auf dem Marktplatz eine Marktführerschaft begründen, obwohl sie keine eigene Produktion haben. Diese ist outgesourct. Xilinx.: die Virtex Reihe Mit zwei identischen Blöcken brachte Virtex den Configurable Logic Block CLB, die als Slices bezeichnet werden. Durch eine weitere Unterteilung bekommt man 4 logische Zellen. Damit kann man flexibel eine Funktion oder einen Speicher realisieren. Durch eine Carry Logic, die jeder Slice besitzt, kann über die Carry Chains ein 1 Bit Volladdierer oder über spezielle And-Gatter ein Multiplizierer realisiert werden. Mit erweiterten BlockSelectRAM s werden die bisher bekannten Logikblöcke in Gruppen zu RAM s zusammengefasst. Jeder Baustein besitzt zwei dieser Gruppen, welche in Spalten neben den CLB s angebracht sind. So besitzt jeder Baustein Blöcke. So lässt sich eine Verbindung mit bis zu 80 Gbit/s zwischen zwei Bausteinen herstellen. Mit nur 5 unterschiedlichen Leitungslängen werden die Verbindungen realisiert. Taktsignale werden separat verbunden. Kurze Leitungen (Single-Lengtht-Lines) werden von einer Switch Matrix zu Nächsten geführt. Die längeren Leitungen versorgen längere Chipabschnitte. Die Double-Length-Lines verlaufen an 2 CLB s vorbei, bevor sie in die Switch Matrix gehen. Jeder CLB hat 8 Double-Length Lines, sowie 4 Quadlines und 4 Longlines für die längeren Verbindungen. Die neusete Serie ist die Virtex 4 Serie. Da diese aber fast schon in den Semi-Custom ASIC Bereich fällt, wird diese später besprochen. 20

21 Xilinx: Spartan-Reihe Diese Firma darf man zu den Erfolgreichen zählen, mehr als 50 Mio. FPGA s wurden verkauft. Man hat ein ausgeklügeltes kostenmäßiges Fertigungsmanagement, so dass ein Baustein ab 4 zu haben ist. Allerdings ist dieser FPGA mehr für die einfachen Anwendungen gedacht ) Actel Aus dem Jahre 1985 stammt auch Actel. Mit dem Antifuse kam man 1988 ins Geschäft. Besonders Know-How hat man mit FPGA s, die radioaktiver Strahlung ausgesetzt sind und/oder Anwendungen im All. Eine Besonderheit stellt die Möglichkeit des mehrfachen Brennens von Bausteinen dar (SX- Familie). Außerdem wird weniger Strom verbraucht, der nur dort fließt, wo er auch benötigt wird. Für den PCI-Bus mit MHz ist die SX-Reihe kompatibel, zudem ermöglicht das Layout einen 100% Ausnutzungsgrad. Die Systemdiagnose wird z.b.: mit Silicon Explorer II und ActionProbe erleichtert. Pfiffig ist der implementierte Schutz gegen ein Auslesen ihrer Konfiguration. Das System besitzt das sog. Hot-Swapping, damit können Systeme während einer Wartung online bleiben, obwohl Bausteine währenddessen getauscht werden. ProASIC Die Basis ist hier die Flash/CMOS Technologie. Die nicht flüchtigen Bausteine sind mehrfach programmierbar, einem Vorteil von SRAM und von Antifuse basierten Bausteinen. Mit einem Security Bit und einer ISP-Unterstützung im System Prgramming wird wie bei der SX- Familie ein Ausleseschutz erzielt. Man kann mit einem Silicon Sculptor und einem Silicon Explorer die ProAsic Bausteine im System mit einem Plugin Connector programmieren. Außerdem ist der Stromverbrauch sehr gering, nur etwa % im Vergleich zu einem SRAM Baustein wird im Schnitt verbraucht. Diese Serie eignet sich insbesondere für portable Anwendungen 21

22 ) Lattice Die Produktion von PLD s und FPGA s ist seit 1983 der Hauptumsatzträger. Dem Kunden werden Entwicklungs- und Analyse Software zur Verfügung gestellt, die spezifisch auf Lattice ausgerichtet sind. Die meist gleich aufgebauten Chips sind quadratisch, außen die Logikbausteine, in der Mitte die Global Routing Pool GRP. Auch die Generic Logic Blocks sind meist gleich aufgebaut, haben aber verschiedene Größen. Sie enthalten ein AND Array als interne Schaltmatrix, ein Product Term Sharing Array PTSA, welche den Zugriff auf die Makrozellen und die Produktterme verwaltet. Diese stellt häufig benötigte mathematische und logische Operationen bereit. Alle Ein- und Ausgänge des Chip gelangen in den GRP zur Erleichterung der Einbindung von FPGA s an externe Komponenten. Die Makrozellen werden von den PTSA-Outputs der jeweilig übergeordneten GLB s angesteuert. Sie gliedern sich in vier Bereiche: Ein And Array, welche die Inputs aus den GRP verknüpft, sowie ein eigenes Product Terrm Sharing Array, die Control Funktions und die rekonfigurierbaren Register. Diese dienen als Kurzspeicher bei Rechenoperationen und werden durch Flip-Flops realisiert ) Altera Man brachte den ersten reprogrammierbaren logischen Chip in 1984 heraus, der mit CMOS realisiert wurde. Altera lässt sämtliche Bausteine in Taiwan bei TSMC herstellen. Eigene Fabriken besitzt man nicht. Abnehmer sind CISCO, 3COM, SONY, SIEMENS. Altera: APEX20k Chips Diese haben zwischen bis 1,5-3 Mio Gates. Sie basieren auf der 0,22-µm Technologie(APEX20K), 0,18 µm (APEX20KE) und 0,15 µm (APEX20 KC) Darin werden mit ihrer Multicore-Architektur sowohl PAL (CPLD-) und FPGA-Strukturen vereint. Bei den Bausteinen werden jeweils 10 LA (Logic Elements) zu einem LAB (Logic Array Block) zusammengefasst. 16 LAB s werden dann zu einen ESB (Embedded System Block). Ein ESB ermöglicht eine einfache Implementierung von Speicherstrukturen wie RAM, ROM, Dual-Port RASM oder FIFO. Jeder ESB hat 2048 programmierbare Bits. 22

23 Zusammenfassung über die Hersteller Bei der Auswahl der Bausteine gibt es viel zu Bedenken. Die Anwenderspezifischen Erfordernisse bringen es mit sich, dass jede Entwicklung und jeder Einsatz individuell durchgeplant werden muss ) Anwendungsbeispiel für die Verwendung eines FPGA anstelle von Standardbauteilen: Das DSL Modem Es gibt vielfältige Technologien, die einem Elektronik Entwickler bei dem Entwurf eines Netzwerkes zur Verfügung stehen. Die Digital Subscriber Line (DSL) Technologie bietet einen Breitbandanschluss, der sich sehr schnell großer Beliebtheit in der Öffentlichkeit erfreut hat. Bei DSL-Systemen liegen die typischen Datenraten bei kbits, es gibt jedoch mittlerweile auch schon schnellere Anwendungen. Eine DSL-Karte (in einem PC) muss aus mehreren Komponenten bestehen: Eine Umsetzereinheit: Analog Digital, System Controller um die Datenprotokolle umsetzen zu können, Prozessor mit Speicher, sowie ein Bussystem mit Schnittstelle zum PC. Elektronisch gesehen benötigt man zu jeder dieser Komponenten noch eine umfangreiche Peripherie, wie z.b. Clocks, Controller (z.b.: für die Stromversorgung) und einen erheblichen Verdrahtungs- und Layoutaufwand für die vielen Bus-/Controllerleitungen. Folgende Graphik soll schematisch die Unterschiede zwischen einer Standard- und einer Umsetzung mit FPGA darstellen. DSL-Modem Standard $ 16-65$ Prozessor DSL Kanäle DSL Treiber/ Empfänger Chips HDLC Controller System Controller PC I - Bus Speic herr 3$ PLL / Clock Management 3$ Hot-Swap Controller PCI - Backplane Interface 4$ GTL/GTL - Tra nslater 6$ SSTL - 2/3 Transla ter Com p ute r - PCI Slo t 23

24 DSL-Modem mit Spartan II E FPGA $ 16-65$ Prozessor DSL Kanäle DSL Treiber/ Empfänger Chips HDLC Controller System Controller XC2S100E 8,85$ PC I - Bus Speic herr 3$ PLL / Clock Management 3$ Hot-Swap Controller XC2S100E 8,85$ PCI - Backplane Interface 4$ GTL/GTL - Tra nslater 6$ SSTL - 2/3 Transla ter Com p ute r - PCI Slo t In diesem Fallbeispiel können etliche Peripheriekomponenten entfallen. Weiters werden durch 2 Spartan II FPGAs alle Controller und Buskomponenten ersetzt. Ein Nachteil ist bei dieser Anwendung der erhöhte Bauteilaufwand an Kondensatoren um die im FPGA auftretenden Transienten abfedern zu können. Was weiters oft vergessen wird, ist der oft erhöhte Aufwand an Stromversorgungskomponenten. FPGA s benötigen meist eine eigene Spannung und diese muss den besonderen Anforderungen eines FPGA s gerecht werden. Diese Spannungsversorgung muss in Sachen Flächenverbrauch und Bestückungsaufwand ebenso mit einkalkuliert werden. Im oben genannte Beispiel betrug die gesamt Kostenersparnis tatsächlich 78$, die reine Bauteilersparnis wäre höher, wurde aber durch neu entstehende Kosten (z.b.: Layout) kompensiert. 24

25 1.3) Semi/Full Custom ASIC Technologie 1.3.1) Einführung in die Technologie In Kapitel 1.1.1) wurde schon näher auf die Eigenschaften der einzelnen Technologien eingegangen. Ein Semi-Custom ASIC ist die Zwischenlösung zwischen einem FPGA und einem Full Custom ASIC sowohl in den Kosten (Stück/Investition) als auch in den technischen Spezifikationen. Da jedoch die Anordnung der Transistoren vorgegeben ist, sind nur einfache analoge Anwendungen möglich, bzw. komplexe vordefinierte Schaltungen können nur ein begrenztes Analoges Frontend besitzen. Die Semi-Custom Technologie besitzt aktuell die weltweit größten Marktanteile, weil das Verhältnis Investitionskosten zu Stückpreis sehr günstig ist und es sehr viele Anwendungen gibt, die eben die passenden technischen Anforderungen und Stückzahlen besitzen. Bei einem Full-Custom IC wird der ganze Chip kundenspezifisch entwickelt und produziert. Diese Technologie besitzt demnach fast keine technischen Grenzen, benötigt aber ein ChipFab mit einem Entwicklerteam um zu einem guten Ergebnis zu kommen. Eine Entwicklung im Hause ist nur sehr wenigen Unternehmen möglich ) Vor- und Nachteile der Semi-/Full Custom Technologie ) Im Hinblick auf: Lehre Die Semi-/Full Custom Technologie ist theoretisch sicherlich ein ansprechendes Thema. Eine praktische Umsetzung desgleichen erscheint jedoch sehr problematisch aufgrund der entstehenden Investitionskosten ) Im Hinblick auf: Forschung Im Bereich der Forschung erscheint der Semi-/Full Custom ASIC schon interessanter. Hier gibt es zur Zeit aktuelle Förderprogramme die die Investitionskosten senken könnten. Eine mögliche Anwendung in der Forschung wären sehr schnelle Netzwerkrouter oder integrierte Sensorsysteme. 25

26 ) Im Hinblick auf: Produkt Bei einer Produktentwicklung muss man beim Einsatz eines Full-/SemiCustom Asic sehr viel beachten. Allgemein lässt sich sagen, dass sich der Einsatz der kleinsten/modernsten Technologie aufgrund des Weaver- Flächenverbrauchs und der Ausschussraten empfiehlt. Weiters sollte die mitentwickelnde Firma, das Chip Fab, sehr sorgfältig ausgewählt werden. Näheres hierzu Siehe 2.2.1). Ein weiterer großer Vorteil von Semi-/Full-Custom ASIC s ist der integrierte Kopierschutz, es ist fast unmöglich einen ASIC zu kopieren. Es ist ein Semi- /Full-Custom ASIC sehr zuverlässig, weitaus zuverlässiger gemäß den Statistiken als ein FPGA. Auch lässt sich oftmals IP (Intellectual Property) zukaufen, das den Entwicklungsprozess stark beschleunigen kann. Im Folgenden findet sich eine Auflistung einiger Lieferanten von IP. ARM MIPS Technologies RAMBUS Mentor Graphics Synopsys InSilicon DSP Group Virage Logic Artisan Parthus Technologies TTP Com ARC Cores Tality Nurlogic Tensilica Virtual Silicon LEDA Systems Zoran Sarnoff Virtual IP Group Auch die Umsetzung eines bestehenden FPGA-Designs in ein z.b.: Full-Custom ASIC Design birgt viele Vorteile in sich. Wenn z. B. die Stückzahlen schwer abschätzbar waren und nun doch mehr verkauft würde als erwartet.. Hier ist auch das Risiko eines Fehldesigns verringert. 26

27 Auch kann eventuell mit einem ASIC Design Werbung gemacht werden, wie dieses Beispiel hier aus der Embedded Elektronik 4/2004 zeigt: 1.3.3) Übersicht der aktuellen Produktlinien Folgende Tabelle soll einen Einblick in die zur Verfügung stehenden Lieferanten mit Ihren Technologien geben. (Stand 2003) Hersteller Land Bezeichnung Technologie Entwurfsstil U B / V Alcatel-Mietec B C07M-A 0,7 µm CMOS Mixed-Signal 5 America Microsystems (AMI) USA CYL 1,0 µm CMOS Mixed-Signal, Gate Array 2,5.. 5,5 Atmel/ES2 USA/F ECLP07 0,7 µm CMOS Standardzellen 3,3 Austiia Mikro Systeme (AMS) A 0,6 µm CMOS ELMOS D 1 µm CMOS Standardzellen, integrierte EEPROMs Fujitsu/FMI J/USA CE61 GEC Plessey Semiconductors (GPS) GB CLA ,35 µm CMOS Gate Array, Embedded Array 0,6 µm CMOS (drawn) Gate Array, Embedded Array 2,7.. 5,5 IBM USA SA-12 0,18 µm CMOS (0,25 µm drawn) Gate Array, Standardzellen 2,5 Mitel USA 1,2 µm CMOS Mixed-Signal 5 0,35 µm CMOS Sea-of-Gates, Standardzellen 3,3 NEC J CB-C9 MSM Oki J/USA 30R0000 0,5 µm CMOS Sea-of-Gates Orbit USA 1,2 µm CMOS Gate Arrays, Mixed-Signal ,5 µm Prema D Bipolar Analog/ECL-Standardzellen 5 0,35 µm Rohm J CMOS Standardzellen Samsung KOR CSP5HB 0,5 µm CMOS Temic D 0,5 µm CMOS Gate Aray, Digitalzellen, Analogzellen 3,3 und 5 27

28 0,18 µmcmos Texas Instruments (TI) USA TSC6000 (0,21 µm drawn) Standardzellen 2,5.. 3,3 Thesys D HCN08 0,8 µm CMOS Mixed-Signal 5 Toshiba J TC220 0,3 µm CMOS Gate Array, Embedded Array, Standardzellen 3,3 UTMC USA 0.6µ UT 0,6 µm CMOS Gate Array 3,3.. 5 Vitesse USA 0,6 µm GaAs Standardzellen, Gate Array VLSI Technology USA Zentrum Mikroelektronik Dresden (ZMD) D BC2 0,35 µm CMOS Standardzellen, Gate Array, Flex Array, Embedded Memory 2,5.. 3,3 1,2 µm BiCMOS Mixed-Signal ) Semi Custom ASIC / FPGA: Die Virtex 4 Linie Es gibt seit neuestem ASIC S die die Linie zwischen Semi-Custom ASIC und FPGA verwischen. Um ein derartiges Produkt hier darzustellen soll im folgenden eine Werbeartikel aus der Zeitschrift: Embedded Systems sinngemäß wiedergegeben werden: Xilinx päsentiert mit der 4. Generation an Virtex-Produkten erstmals eine FPGA-Familie, die für viele unterschiedliche Einsatzbereiche einsetzbar ist. Möglich ist dies mit der ASMBL- Architektur (Advanced Silicon Modular Block Logik). Entwickler in den sich produktmäßig schnell ändernden Technologien können nun kostengünstig FPGA s einsetzen, für die früher nur ASIC s und ASSP s in Frage kamen. Bisher ist der Markt für programmierbare Logik schon 5 Mrd US$ groß, Ziel ist es, Anteile des 36 Mrd US$ Marktes für ASIC s und ASSP s zu gewinnen. FPGA sind nun geeignet für die Applikationsbereiche: Wireless, Kommunikation,, Speicher und Multimedia. Virtex 4 bedeutet ASMBL-Architektur, mit der sich optimierte Funktionszusammenstellungen aufbauen lassen. Je nach erforderlicher Konfiguration und Einsatzgebiet können die Bausteine Logic, Memory, XtremeDSP, Processing und High-Speed I/O als individuelle Plattform gebildet werden. D. h. der Entwickler kann für sein spezielles Design eine FPGA Plattform wählen. Die Optimierung der Logik-Fabric, der Blockspeicher oder des Clockmanagements ermöglicht eine Taktrate von 500 MHz Logikzellen werden mit der 90 nm Prozesstechnologie erreicht. Dies ergibt eine hohe und kostengünstige Logikdichte. 28

29 Virtex4-SX wurde für Anwendungen in der Hochleistungs-Signalverarbeitung konzipiert, z. B. Netzwerke, Wireless, Multimedia, Video, Telekommunikation usw. Diese Produkte bieten alle Vorteile der LX-Plattform, besitzen aber auch noch für eine Echtzeitsignalverarbeitung einen hohen Anteil an XtremeDSP-Slices mit eingebettem Block-RAM. Damit werden deutlich überlegene DSP-Leistungen erreicht bei erheblich geringerem Stromverbrauch. Produkte dieser Familie enthalten die ersten seriellen Multi-Gigabit-Transceiver für Geschwindigkeiten zwischen 600 MB/s und 11 GB/s, sowie verbesserte Embedded-PowerPC 405 Prozessoren mit einem Hilfsprozessor für die Hardwarebeschleunigung. Die ASMBL-Architektur ist ein modulares Framework aus Halbleiter-Subsystemen. Entsprechend kann der Anwender die Plattform auswählen, die jeweils eine optimierte Kombination aus Funktion und Fähigkeiten anbietet. 1.4) Programmierbare Mixed Signal Solutions (SOIC/FPAA) 1.4.1) Einführung in die Technologie Eine zukunftsträchtige Technologie, mit der kleine analoge Schaltungen einfach und flexibel entwickelt werden können, sind neue Field-Programmable-Analog Arrays (FPAAs) und Programmable-Systems-on-Chip (PSoCs). Auf diese Technologien wird im Folgenden näher eingegangen. FPAAs sind analoge, programmierbare Schaltkreise. Sie bestehen zunächst aus einer Ansammlung konfigurierbarer analoger Blöcke, ähnlich dem digitalen Counterpart: dem FPGA. Jeder dieser Blöcke enthält analoge Grundelemente wie z.b.: Spannungsteiler, Operationsverstärker, Kondensatoren und Widerstände. Diese Grundelemente können zu komplexeren Schaltungen wie Differenzierern, Integrierern, Filtern kombiniert werden. Deren Parameter, wie z.b. Verstärkung, Grenzfrequenz und Offset, sind oft programmierbar. Die Verbindungen zwischen den einzelnen Blöcken und den Ein- bzw. Ausgängen lassen sich über ein Verbindungsnetzwerk, sehr ähnlich dem FPGA, programmieren. Die Konfiguration des Schaltkreises enthält ein integrierter flüchtiger Speicher, der beim Einschalten von extern geladen werden muss. 29

30 Ein PSoC ist eine komplexe Mischung aus analog und digital programmierbaren Schaltungsbereichen. Der PSoC besteht aus einem Mikroprozessorkern, On-Chip-Memory und schließlich einem analogen und einem digital programmierbaren Schaltungsteil. Der hardware strukturierbare digitale Schaltungsbereich entspricht einem FPGA. Mit ihm lassen sich typisch digitale Funktionen wie z.b. Timer, UART, Adder und Register realisieren. Für das Design analoger Schaltungen mittels FPAAs bzw. PSoCs stehen derzeit leider noch keine standardisierten Werkzeuge, wie z.b. VHDL zur Verfügung. Jeder IC-Hersteller will mit seinem Chip seine eigene, spezialisierte Entwicklungsumgebung verkaufen. Die generelle Vorgehensweise basiert auf dem folgenden Prinzip: Zunächst muss die zu gewünschte Schaltung eingegeben werden (z.b. als Netzliste oder Schematik). Dabei wird der Entwickler nicht mehr mit den zuvor beschriebenen primitiven Einzelelementen konfrontiert, sondern die Umsetzung in eine Strukturierung dieser Elemente wird durch die Software vorgenommen. Es stehen ihm unterschiedliche Makrozellen zur Verfügung. Diese sind entweder schon vorplatziert, oder sie lassen sich aus einer Bibliothek auswählen und dann platzieren ) Vor- und Nachteile der Technologie Die Vorteile und Nachteile sind im Wesentlichen die gleichen wie beim FPGA, mit einem wesentlichen Unterscheid: Die Technologie ist mindestens 5 Jahre hinter der des FPGA s. Somit muss man noch mit fehlender Standardisierung und Kinderkrankheiten rechnen. Die Hersteller geben natürlich an, das die Produkte sehr ausgereift sind; Befragungen von Firmen, die diese Technologie testeten ergaben allerdings ein anderes Bild ) Im Hinblick auf die Lehre Die Programmierbare Mixed Signal Solution, als One-Chip Lösung ist theoretisch sicherlich ein ansprechendes Thema. Eine praktische Umsetzung desgleichen erscheint jedoch sehr problematisch aufgrund der Neuigkeit und Komplexität des Themas. Fertige Entwicklerkits erscheinen noch nicht ausgereift genug, sie im studentischen Betrieb einzusetzen. Weiters ist die Analogtechnik weitaus komplizierter als die Digitaltechnik, erfordert also einen tieferen theoretischen Background ) Im Hinblick auf: Forschung Die FPAA Technik wäre für einen Einsatz in der Forschung sicherlich sehr interessant. Berücksichtigt man den entstehenden großen Zeitaufwand durch das Einarbeiten in die Thematik, könnte man sehr interessante Projekte umsetzen, die am neuesten Stand der Technik wären. 30

31 ) Im Hinblick auf ein Produkt Für den Einsatz in ein Produkt ist der FPAA sicherlich interessant, wenn es auf den Übergangsbereich Analog-Digital ankommt. Als Signalkonditionierer oder für kleine analoge Netze sind die aktuellen Produkte gut verwendbar. Sobald es jedoch um komplexere elektronische Schaltungen geht, stößt die aktuelle FPAA Technologie schnell an Ihre Grenzen. 1.4 Überblick über einzelne Hersteller Im Folgenden sollen ein paar Links zu einzelnen Herstellern angegeben werden; ein gesamtes Herstellerverzeichnis ist bei dem aktuell sehr schwer überschaubarem Markt und den vielen Produktan- und Abkündigungen nicht sinnvoll. Zetex TRAC (Totally Reconfigurable Analog Circuit) Lattice isppac FPAA (früher Anadyne) Cypress MicroSystems PSoC (ALD, Advanced Linear Devices) Weiters werden untenstehend tabellarisch ein paar exemplarische Produkte mit Ihren Herstellern verglichen: IC Hersteller Anadigm Cypress Lattice Zetex IC-Typ AN220E04 CY8C26XXX-Familie isppa30 TRAC020LH Technologie FPGA, zeitdiskret PSoC, zeitdiskret, zeitkontinuierlich. FPAA, zeitdiskret FPAA, zeitcontinuierlich Konfigurationsspeicher SRAM, EEPROM extern, SRAM, EEPROM intern, SRAM, EEPROM intern, SRAM Konfigurationsart dyn. Program. möglich dyn. Program. möglich dyn. Program. möglich EEPROM extern Spannungsversorgung VDD +5V +- 5% VDD +5V +- 5% VDD +5V +- 5% VDD: +3V +-5% U-Eingang VSS 0V VSS 0V VSS 0V VSS: -2V +- 5% Single Ended: 0,5-3,5 Single ended: 0-2,8 V Single-ended: 0-5 V V Single ended: V Differentiell: +/- 3,0 V Differentiell:? Differentiell: +/- 2,8 V Differentiell nicht möglich Eingangsoffset 15 mv? 2 mv Zellabhängig: 3,4 mv Stromverbrauch 230 ma 8 ma, 5V 15 ma 6 ma, Low Power: 0,2 ma Low Power: 5 µa Low Power: 30 µa Low Power: 10 µa Bandbreite 2 MHz 100 khz - 10 MHz 1,5 GHz max. 12 MHz Eingangswiderstand 10 MOhm 5 MOhm 1 GOhm 60 MOhm Rauschen SNR: 80 db? SNR: 83 db SNR:? U-rauschen nv/hz^-2 U-rauschen 15 nv/ Hz^-2 Umgebungstemperatur Ab - 40 bis 85 C Ab - 40 bis 85 C Ab - 40 bis 85 C Ab - 40 bis 85 C Kleinstes Gehäuse QFP, 44 polig TQFP, 44 polig SOIC, 24 polig QSOP 36 polig 31

32 2) Anwendungsschwerpunkt FPGA 2.1) Anwendungsgebiete, Einsatzmöglichkeiten Programmierbare Bausteine weisen in den letzten Jahren ein starkes Wachstum auf. Im folgenden Abschnitt wird nun untersucht, in welchen Anwendungen programmierbare Bausteine ihre Märkte finden und unter welchen Voraussetzungen der Einsatz vorteilhaft erscheint ) Anwendung als Prototypen Die Simulation einer komplexen digitalen Schaltung kann oft an ihre Grenzen stoßen und nicht mehr effizient ausgeführt werden. Insbesondere wenn auf einer niedrigen Abstraktionsebene simuliert werden soll, steigt der Zeitaufwand einer Softwaresimulation stark an. Ebenso kann der Faktor Zeit eine Rolle spielen; es kann das Timing einer Schaltung so genau fixiert sein müssen, dass eine Simulation zu fehlerbehaftet wäre. Gerade in Echtzeitapplikationen ist dies oft der Fall. Um hier den Zeitaufwand und die Kosten niedrig zu halten, bietet es sich oftmals an eine Schaltung mit Hilfe von Logikbausteinen zu emulieren ) Anwendungen mit kurzem oder charakteristischem Produktlebenszyklus Aufgrund der immer mehr zunehmenden Dynamik von Produktentwicklungen sind insbesondere 2 voneinander abhängige Faktoren zu beachten. Die Lebensdauer eines Produktes wird gerade im Elektronik Bereich immer kürzer und daraus resultiert auch eine immer größere Bedeutung des Markteinführungszeitpunktes. Bei sehr schnelllebigen Produkten besteht die Gefahr einer starken Umsatzeinbuße durch einen verspäteten Markteintritt. Ein Produkt z. B.: mit 1 Jahr Lebensdauer (z. B. Consumer-Märkte) wären mit einer Entwicklungszeit z. B. von 9 Monaten für einen Full Custom ASIC nur noch 3 Monate auf dem Markt und somit unrentabel. Ein Rapid-Prototyping, das mit einem FPGA möglich ist, kann diese Problematik umgehen helfen. Verschiedene aktuelle Studien indizieren, dass der Markteintrittszeitpunkt einen größeren Einfluss auf den erzielbaren Gewinn hat, als zu hohe Entwicklungskosten. 32