Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge

Save this PDF as:
 WORD  PNG  TXT  JPG

Größe: px
Ab Seite anzeigen:

Download "Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge"

Transkript

1 Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Martin Borowski, GÖPEL electronic GmbH GÖPEL electronic GmbH 2014

2 Boundary Scan Testprogrammerstellung mit automatischen Generatoren Das Boundary Scan System verfügt über automatische Generatoren zur Testprogrammerstellung (ATPG) und Tools zur Diagnose (PFD) Die so erstellten Tests untersuchen alle erreichbaren Netze (Netzwerke) auf deren möglich Fehler Bei fehlerhaften Testpattern erfolgt eine automatische Auswertung und Analyse und Darstellung der gefundenen Fehler 2

3 Boundary Scan Testprogrammerstellung mit automatischen Generatoren CAD Daten: Bill Of Materials U1 (XC9572XL) U3 (SN74125) 1 2 U2 (EPM7032) 3

4 Boundary Scan Testprogrammerstellung mit automatischen Generatoren CAD Daten: Netzliste U1 (XC9572XL) U3 (SN74125) 1 2 U2 (EPM7032) 4

5 Boundary Scan Testprogrammerstellung mit automatischen Generatoren Bauteilmodelle U1 (XC9572XL) U3 (SN74125) 1 2 U2 (EPM7032) Core Logic Core Logic Core Logic TAP TAP BSDL Datei Modell BSDL Datei 5

6 Boundary Scan Testprogrammerstellung mit automatischen Generatoren Testgenerierung Signal treiben Signal messen U1 (XC9572XL) U3 (SN74125) U2 (EPM7032) Core Logic Core Logic Core Logic TAP TAP 6

7 Boundary Scan Testprogrammerstellung mit automatischen Generatoren Infrastrukturtest Interconnectiontest Memory Access Clusters (Truth Table) Flash Test Uvm. 7

8 Boundary Scan Testprogrammerstellung mit automatischen Generatoren Infrastrukturtest Interconnectiontest Memory Access Clusters (Truth Table) Flash Test Uvm. 8

9 Boundary Scan Testprogrammerstellung mit automatischen Generatoren Infrastrukturtest Interconnectiontest Memory Access Clusters (Truth Table) Flash Test Uvm. 9

10 Boundary Scan Testprogrammerstellung mit automatischen Generatoren Infrastrukturtest Interconnectiontest Memory Access Clusters (Truth Table) Flash Test Uvm. 10

11 Boundary Scan Testprogrammerstellung mit automatischen Generatoren Infrastrukturtest Interconnectiontest Memory Access Clusters (Truth Table) Flash Test Uvm. 11

12 Boundary Scan Testprogrammerstellung mit automatischen Generatoren - Vorteile Schnelle Testprogrammgenerierung Verwendung von ausgereiften Testalgorithmen Der Anwender muss die Board Struktur nicht zwangsläufig kennen Anpassungen des Testprogramms sind unkompliziert möglich Gute Debug Möglichkeiten der automatischen Testpattern 12

13 Boundary Scan Testprogrammerstellung mit automatischen Generatoren Anforderungen: Die Generatoren müssen universell eingesetzt werden können Das Sicherheitskonzept muss beachtet werden Spezifische Prüflingseigenschaften werden nicht beachtet Manuelle Optimierungen wird empfohlen 13

14 Scanunfähige Strukturen Definition: Bauelemente oder Netze deren Zustand nicht definiert ist oder nicht durch ein Modell beschrieben werden kann Bauelemente oder Netze die durch Boundary Scan erreichbar sind aber nicht durch automatische Testpattern abgedeckt werden können TDI TDO CLK Boundary Scan TDI TDO Boundary Scan I/O 14

15 Scanunfähige Strukturen Manuelle Tests Erstellung eines Testszenarios Programmierung des Tests in CASLAN inklusive Fehlerauswertung und Testabdeckung 15

16 Scanunfähige Strukturen Manuelle Tests Nachteile: Ein erstellter Test ist immer nur für das jeweilige Projekt anwendbar Für jeden manuellen Test muss CASLAN Code programmiert oder angepasst werden Genaue Kenntnis der CASLAN Sprache ist immer notwendig Keine automatische Auswertung der Testabdeckung Keine automatischen Sicherheitsregeln Sehr zeitaufwendig und unflexibel 16

17 Ein automatischer Generator für scanunfähige Strukturen Die Idee Der in CASLAN programmierte Code wird direkt im Modell hinterlegt Boundary Scan Pins werden referenziert In einem Test sollten mehrere Nicht-Boundary-Scan Bausteine abgedeckt werden können Ein Modell kann mehrere Testprozeduren enthalten ATPG Device Model Test 17

18 ATPG - Device Model Test Funktionsweise: Der Testprogrammgenerator findet die BScan Umgebung selbstständig Busstrukturen in Signalwegen werden automatisch aufgelöst Statische Pegel an Device Model Eingängen sind erlaubt SFX Erweiterungsmodule werden automatisch referenziert 18

19 ATPG - Device Model Test Das Modell : Normale Bus Beschreibung Schlüsselwörter für das Funktionsmodul, die Ansteuerungsvariante und die Testprozedur Platzhalter für das verwendetet Nicht- BScan Scan Pin 19

20 ATPG - Device Model Test Die Testprogrammerstellung: 20

21 ATPG - Device Model Test Die Testprogrammerstellung: Der Generator startet selbstständig die Pin-/Bus Suche Zur Laufzeit wird ein virtuelles BScan Device und eine Umsetzungstabelle angelegt Das virtuelle Bscan Device hat den Namen des realen Nicht- Boundary-Scan Devices Im Debugger ist das virtuelle BScan Device sichtbar und es können Werte zugewiesen werden Bei einem DRSHIFT werden die Werte des virtuellen BScan Devices auf das reale umgesetzt 21

22 ATPG - Device Model Test Die Testprogrammerstellung: Das reale Board wird im Test zu einem virtuellen BScan IC zusammengefasst Über die Umsetzungstabelle erfolgt zur Laufzeit die Zuordnung von virtuellem und realem BScan IC 22

23 ATPG - Device Model Test Beispiele aus der Praxis: Quartz Clock Generator - SG8002CA Das CLK Netz ist BScan fähig kann aber nicht automatisch getestet werden Frequenzmessung ist nicht möglich Stuck At Fehler und Open können detektiert werden 23

24 ATPG - Device Model Test Beispiele aus der Praxis: 24

25 ATPG - Device Model Test Beispiele aus der Praxis: Visueller Test der LED D1 mit gleichzeitiger Spannungsüberprüfung über angeschlossenes Analog Input Modul. 25

26 ATPG - Device Model Test Beispiele aus der Praxis: 26

27 ATPG - Device Model Test Vorteile: Der programmierte CASLAN Code ist universell einsetzbar Die Testprogrammerstellungszeit wird erheblich verkürzt Die manuelle Optimierung von Projekten wird vereinfacht Durch Nachnutzung des Wissens erleichtert sich die Arbeit auch für Anwender die nur selten mit dem System arbeiten 27

28 ATPG - Device Model Test Vorteile: Zusätzliche Testressourcen können verwendet werden (SFX Erweiterungsmodule) Der Generator übernimmt das Handling der Boundary Scan IC s Sicherheitskonzept wird beachtet Netze und Pins werden automatisch in den TCR übernommen 28

29 Test von scanunfähigen komplexen Schaltungsteilen 29

30 Wie können komplexe und schwierig aufzulösende Schaltungen getestet werden? 30

31 Der Waveform Test (Cluster): Einfache Vorgabe der Testpattern (für Eingänge) per Waveform: 31

32 Der Waveform Test (Cluster): Automatische Ermittlung der Pattern am Ausgang (Golden Board Messung) 32

33 Der Waveform Test (Cluster): Einfache Übernahme der ermittelten Pattern als Soll- Wert 33

34 Der Waveform Test (Cluster): Automatische Fehlererkennung und Diagnose 34

35 Vielen Dank für Ihre Aufmerksamkeit! Gerne stehe ich für Ihre Fragen zur Verfügung. Martin Borowski Vertriebsingenieur Bereich JTAG/Boundary Scan Phone: Fax:

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski

Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski 05.03.205 05.03.205 Was ist ChipVORX? 05.03.205 3 Typische Testaufgaben

Mehr

Marco Sliwa. Regional Sales Manager Deutschland JTAG Technologies B.V.

Marco Sliwa. Regional Sales Manager Deutschland JTAG Technologies B.V. Boundary Scan von der Entwicklung bis zur Produktion Marco Sliwa Regional Sales Manager Deutschland JTAG Technologies B.V. Überblick JTAG Technologies Gegründet 1993 Weltweit führendes Unternehmen im Bereich

Mehr

VarioTAP Einführung Hosea L. Busse

VarioTAP Einführung Hosea L. Busse VarioTAP Einführung Hosea L Busse GÖPEL electronic GmbH 2013 JTAG/Boundary Scan 1 Überblick Was ist VarioTAP? Prinzipielle Struktur eines µcontrollers VarioTAP Teststruktur VarioTAP Testkategorien VarioTAP

Mehr

Boundary Scan - 20 Jahre standardisierte Innovationen IEEE1149.1

Boundary Scan - 20 Jahre standardisierte Innovationen IEEE1149.1 Boundary Scan - 20 Jahre standardisierte Innovationen IEEE1149.1 Mario Berger, GÖPEL electronic GmbH BEGRIFFE Begriffe Boundary Scan Begriffe JTG Joint Test ction Group Boundary Scan Begriffe JTG Joint

Mehr

Boundary Scan Days 2009

Boundary Scan Days 2009 Boundary Scan Days 2009 Einsatz von Virtual JTAG (Altera) für Flash - & EEPROM - Programmierung Dammert Tobias & Knüppel Lars Nokia Siemens Networks GmbH & Co. KG Standort Bruchsal Test Engineering 1 Nokia

Mehr

JUILIET- JTAG Unlimited Tester Am Beispiel eines Automotive-Projekts. Ingenieurbüro Winklhofer

JUILIET- JTAG Unlimited Tester Am Beispiel eines Automotive-Projekts. Ingenieurbüro Winklhofer JUILIET- JTAG Unlimited Tester Ingenieurbüro Winklhofer Ingenieurbüro Winklhofer über 20 Jahre Hardwareentwicklung 20 Jahre Fertigung (DFM / als Entwickler) 18 Jahre Testentwicklung (DFT / ICT / FKT) 16

Mehr

CASCON als Funktionstester. Ingenieurbüro Winklhofer COE der Göpel electronic GmbH

CASCON als Funktionstester. Ingenieurbüro Winklhofer COE der Göpel electronic GmbH CASCON als Funktionstester Ingenieurbüro Winklhofer COE der Göpel electronic GmbH Ingenieurbüro Winklhofer über 20 Jahre Hardwareentwicklung 18 Jahre Fertigung (DFM / als Entwickler) 16 Jahre Testentwicklung

Mehr

JTAG/Boundary Scan Effektiver Baugruppentest vom Prototyp bis zum Serientest

JTAG/Boundary Scan Effektiver Baugruppentest vom Prototyp bis zum Serientest JTG/Boundary Scan Effektiver Baugruppentest vom Prototyp bis zum Serientest Martin Borowski, GÖPEL electronic GmbH Begriffe Begriffe Boundary Scan Begriffe JTG Joint Test ction Group Boundary Scan Begriffe

Mehr

Testverfahren in der Elektronikfertigung Möglichkeiten, Grenzen und Design-for-Test

Testverfahren in der Elektronikfertigung Möglichkeiten, Grenzen und Design-for-Test Testverfahren in der Elektronikfertigung Möglichkeiten, Grenzen und Design-for-Test Dipl.-Ing.(FH) Mario Berger GÖPEL electronic GmbH 2012 Ablauf 1. Warum testen? 2. Zwei Testmethode, viele Testverfahren

Mehr

Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.!

Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.! Fakultät Informatik Institut für Technische Informatik VLSI-Entwurfssysteme, Diagnostik und Entwurf! Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.! Norman Seßler! Dresden, 1.7.2009! Gliederung!

Mehr

FlyScan: Wenn eins plus eins mehr als zwei ist

FlyScan: Wenn eins plus eins mehr als zwei ist FlyScan: Wenn eins plus eins mehr als zwei ist (vorgestellt auf der Productronica 2009) Von Bernd Hauptmann Sales Manager Seica Deutschland GmbH, Die echte Integration zwischen ATE Flying Prober und Boundary

Mehr

JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN?

JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN? JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN? Dipl.-Ing. Mario Berger, GÖPEL electronic GmbH, Jena 1 Das Testen einer integrierten Schaltung Seit es integrierte Schaltungen gibt besteht

Mehr

Get the total coverage! Enrico Lusky, Vertriebsleiter Deutschland. Mitarbeiter: 152

Get the total coverage! Enrico Lusky, Vertriebsleiter Deutschland. Mitarbeiter: 152 Enrico Lusky, Vertriebsleiter Deutschland GÖPEL electronic GmbH 2009 Get the total coverage! Gegründet: Mitarbeiter: 152 1991 in Jena Geschäftsbereiche: JTAG/ Boundary Scan Testsysteme (BST) Automatische

Mehr

Boundary Scan Days 2013 Workshop Programmierstrategie. GÖPEL electronic GmbH 2013

Boundary Scan Days 2013 Workshop Programmierstrategie. GÖPEL electronic GmbH 2013 Boundary Scan Days 2013 Workshop Programmierstrategie GÖPEL electronic GmbH 2013 Programmierung von Bauelementen Microcontroller Programmierung (OnChipFlash) Ext. Flash Programmierung NOR, NAND, serieller

Mehr

Einsamer Boundary Scan IC sucht Anschluss

Einsamer Boundary Scan IC sucht Anschluss Thomas Wenzel (t.wenzel@goepel.com) Martin Borowski (m.borowski@goepel.com) Einsamer Boundary Scan IC sucht Anschluss Boundary Scan gemäß IEEE1149.x hat sich in den letzten 10 Jahren zu einer immer breiter

Mehr

FED 2014: Prüfverfahren für Baugruppen. E.S.A Embedded System Access

FED 2014: Prüfverfahren für Baugruppen. E.S.A Embedded System Access FE 2014: Prüfverfahren für Baugruppen E.S. Embedded System ccess GÖPEL electronic GmbH 2014 Steckbrief Firmengründung: 1991 Geschäftsführung:» Holger Göpel» Manfred Schneider» Thomas Wenzel Hauptsitz:

Mehr

Kombination verschiedener Test-Strategien mit NI-TestStand

Kombination verschiedener Test-Strategien mit NI-TestStand Kombination verschiedener Test-Strategien mit NI-TestStand Agenda --- Gesamtüberblick Anforderungen an Funktionstest-System Integration JTAG / Boundary Scan von Göpel Electronics Integration NI Vision

Mehr

oscan ein präemptives Echtzeit-Multitasking-Betriebssystem

oscan ein präemptives Echtzeit-Multitasking-Betriebssystem ein präemptives Echtzeit-Multitasking-Betriebssystem 2011. Vector Informatik GmbH. All rights reserved. Any distribution or copying is subject to prior written approval by Vector. V0.9 2011-10-12 Management

Mehr

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03 WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung

Mehr

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03

PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03 WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung

Mehr

& & & & 7, * 5-6 & +&/ ++ ( ( +2:/ " ; + &/ < ' *6 " >. &/ , "? 2 > 4 " +" 3 &/ 3 + +? +&/ +? 2 &/ ! "# $% & ' ()* # +,- -)***.

& & & & 7, * 5-6 & +&/ ++ ( ( +2:/  ; + &/ < ' *6  >. &/ , ? 2 > 4  + 3 &/ 3 + +? +&/ +? 2 &/ ! # $% & ' ()* # +,- -)***. Programmieradapter für AVR-Microcontroller der Firma ATMEL. ISP-Programmierinterface für AT90, ATMega, ATTiny TPI-Programmierinterface für ATTiny4,5,9,10 PDI-Programmierinterface für ATXmega 10-poliger

Mehr

JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN

JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN 1 Entstehungsgeschichte oder Das Testen einer integrierten Schaltung Seit es integrierte Schaltungen gibt besteht die Notwendigkeit die Funktion

Mehr

TBE332 Controller. Produktbeschreibung

TBE332 Controller. Produktbeschreibung TBE332 Controller Produktbeschreibung Bei der Entwicklung der TBE332 Steuerung wurde auf die Erfahrung unserer jahrelangen Planung und Realisierung verschiedenster Steuerungs- und Regelungseinrichtungen

Mehr

7V: Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digitalspeicher-Oszilloskop Agilent VEE - Direct I/O (SCPI)

7V: Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digitalspeicher-Oszilloskop Agilent VEE - Direct I/O (SCPI) Hochschule Merseburg (FH) FB INW Praktikum Virtuelle Instrumentierung 7V: Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digitalspeicher-Oszilloskop Agilent VEE - Direct I/O (SCPI) Agilent Digital

Mehr

JULIET a JTAG Desktop Tester

JULIET a JTAG Desktop Tester JULIET a JTAG Desktop Tester Georg Kohler Juni 2016 Prüftechnologie Tag 2016 1 Boundary Scan - Testlücken POWER IEEE1149.1 RAM 1...4 A D C TDI A D C (RAM) TDO µp DISPLAY (LED / LCD) D A Analoge Spannungen

Mehr

Neue Wege beschreiten und Ressourcen optimieren

Neue Wege beschreiten und Ressourcen optimieren Neue Wege beschreiten und Ressourcen optimieren Boundary Scan auf PXI Basis von Mario Berger, GÖPEL electronic GmbH In den letzten Jahren hat sich die PXI-Technologie immer mehr zu einem festen Standard

Mehr

Versuch 7 Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digital-Oszilloskop (Direct I/O)

Versuch 7 Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digital-Oszilloskop (Direct I/O) Fachhochschule Merseburg FB Informatik und Angewandte Naturwissenschaften Praktikum Messtechnik Versuch 7 Komplexe Übertragungsfunktion eines RC-Gliedes mittels Digital-Oszilloskop (Direct I/O) Agilent

Mehr

WCET-Analyseverfahren in der automobilen Softwareentwicklung

WCET-Analyseverfahren in der automobilen Softwareentwicklung WCET-Analyseverfahren in der automobilen Softwareentwicklung Martin Däumler 1 Robert Baumgartl 2 Matthias Werner 1 1 Technische Universität Chemnitz 2 HTW Dresden 28. November 2008 M. Däumler et al (TUC,

Mehr

Embedded Board Test Seminar 2015. Dipl.-Ing. (FH) Martin Borowski

Embedded Board Test Seminar 2015. Dipl.-Ing. (FH) Martin Borowski Embedded Board Test Seminar 2015 ipl.-ing. (FH) Martin Borowski 11.03.2016 1 Seminar: Embedded Board Test Vom esign bis End ofline 11.03.2016 2 Moderne Elektroniken? Fortschritt Quellen: markerfaire.berlin

Mehr

Visuelles Programmieren. mit der neuen. Moskito Workbench

Visuelles Programmieren. mit der neuen. Moskito Workbench Visuelles Programmieren mit der neuen Moskito Workbench Was ist die Moskito-Workbench? Grafische Programmieroberfläche Kann auch ohne explizite Kenntnisse der Moskito-Programmiersprache genutzt werden.

Mehr

AVR Net-IO. Der originale von Pollin vertriebene Bausatz hat folgende Eckdaten:

AVR Net-IO. Der originale von Pollin vertriebene Bausatz hat folgende Eckdaten: AVR Net-IO 2013 DL2USR Bitte alles sorgfältig lesen. Weitere Hinweise enthält die Readme.txt im Softwareordner. Keine Garantie für Vollständigkeit und Fehlerfreiheit, kein Support in irgendeiner Art! Ein

Mehr

TOM Color Line Quality Assurance. Dr. Jörg Schambach GÖPEL electronic GmbH

TOM Color Line Quality Assurance. Dr. Jörg Schambach GÖPEL electronic GmbH TOM Color Line Quality Assurance Dr. Jörg Schambach GÖPEL electronic GmbH Agenda Kurzvorstellung GÖPEL electronic GmbH TOM Line Systemkonzeption TOM Line Hardware Software Komponenten TOM Color Line Nr.

Mehr

Für den Zugriff vom PC aus die TCP/IP Netzwerkeinstellung des PC auf DHCP bzw. automatisch stellen,

Für den Zugriff vom PC aus die TCP/IP Netzwerkeinstellung des PC auf DHCP bzw. automatisch stellen, DIGITRONIC GmbH - Seite: 1 Ausgabe: 11.05.2012 Einstellanleitung GSM XSBOXR6VE Diese Anleitung gilt für die Firmware Version 1.1 Zunächst die SIM Karte mit der richtigen Nummer einsetzten (siehe Lieferschein).

Mehr

Netduino Mikroprozessor für.net Entwickler

Netduino Mikroprozessor für.net Entwickler Netduino Mikroprozessor für.net Entwickler Patrick Herting Softwareentwickler BlueTem Software GmbH Blog E-Mail www.wdev.de pher@live.de Ablaufplan - Theorieteil Was ist der Netduino? Welche Modelle gibt

Mehr

Effektiver Einsatz von unterschiedlichen Testverfahren in der Elektronikfertigung

Effektiver Einsatz von unterschiedlichen Testverfahren in der Elektronikfertigung Effektiver Einsatz von unterschiedlichen Testverfahren in der Elektronikfertigung Referent Christoph Ostermöller BMK professional electronics GmbH Augsburg Tests in der Elektronikfertigung Welche Testarten

Mehr

Technologietag Baugruppentest

Technologietag Baugruppentest Technologietag Baugruppentest Automatisierte Test- und Programmierlösungen für die Serienfertigung elektrischer Baugruppen Juliet und Rapido Martin Borowski Göpel electronic ESA Embedded System Access

Mehr

Ihre Software für effizientes Qualitätsmanagement

Ihre Software für effizientes Qualitätsmanagement Ihre Software für effizientes Qualitätsmanagement Sie wollen qualitativ hochwertig arbeiten? Wir haben die Lösungen. SWS VDA QS Ob Qualitäts-Management (QM,QS) oder Produktions-Erfassung. Ob Automobil-Zulieferer,

Mehr

ABex eine universelle Prüfplattform für den Funktionstest, In Circuit Test und Halbleitertest

ABex eine universelle Prüfplattform für den Funktionstest, In Circuit Test und Halbleitertest ABex eine universelle Prüfplattform für den Funktionstest, In Circuit Test und Halbleitertest Matthias Vogel Konrad GmbH m.vogel@konrad technologies.de ATE Systeme Baugruppentest mit unterschiedlichen

Mehr

Ein Erfahrungsbericht beim Einsatz von generierenden Ansätzen im Vergleich zu generischen Lösungen

Ein Erfahrungsbericht beim Einsatz von generierenden Ansätzen im Vergleich zu generischen Lösungen Ein Erfahrungsbericht beim Einsatz von generierenden Ansätzen im Vergleich zu generischen Lösungen Tom Krauß Agenda Begriffsdefinition Verfahren Praktische Beispiele Vergleich und Bewertung Begriffsklärung

Mehr

Funktionale Sicherheit Testing unter

Funktionale Sicherheit Testing unter Funktionale Sicherheit Testing unter den Bedingungen der Safety Integrity Levels Präsentation auf dem Neu-Ulmer Test-Engineering Day Sebastian Stiemke, MissingLinkElectronics, Neu-Ulm 1 Inhalt Idee hinter

Mehr

13 Programmierbare Speicher- und Logikbausteine

13 Programmierbare Speicher- und Logikbausteine 13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares

Mehr

VMware vsphere 6.0 Neuigkeiten und neue Features

VMware vsphere 6.0 Neuigkeiten und neue Features VMware vsphere 6.0 Neuigkeiten und neue Features Präsentation 30. Juni 2015 1 Diese Folien sind einführendes Material für ein Seminar im Rahmen der Virtualisierung. Für ein Selbststudium sind sie nicht

Mehr

TELAU (Telekommunikationsauswertung)

TELAU (Telekommunikationsauswertung) TELAU und seine Optionen TELAU (Telekommunikationsauswertung) Kurzbeschreibung 1 TELAU die Lösung TELAU für die Weiterverrechnung Ihre Telekommunikationskosten Festnetzanschlüsse Mobileanschlüsse Datenanschlüsse

Mehr

Tapps mit XP-Mode unter Windows 7 64 bit (V2.0)

Tapps mit XP-Mode unter Windows 7 64 bit (V2.0) Tapps mit XP-Mode unter Windows 7 64 bit (V2.0) 1 Einleitung... 2 2 Download und Installation... 3 2.1 Installation von WindowsXPMode_de-de.exe... 4 2.2 Installation von Windows6.1-KB958559-x64.msu...

Mehr

GAL 16V8. 4. Laboreinheit - Hardwarepraktikum SS 2002 VCC / +5V. Eingang / Clock. 8 konfigurierbare Ausgangszellen. 8 Eingänge GND / 0V.

GAL 16V8. 4. Laboreinheit - Hardwarepraktikum SS 2002 VCC / +5V. Eingang / Clock. 8 konfigurierbare Ausgangszellen. 8 Eingänge GND / 0V. 1. Versuch Programmierbare Logik 4. Laboreinheit - Hardwarepraktikum SS 2002 Am Beispiel des GAL16V8 und eines GAL Development Systems werden die Möglichkeiten und Einsatzgebiete von programmierbare Logikbausteine

Mehr

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1

Microcontroller Kurs. 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Microcontroller Kurs 08.07.11 Microcontroller Kurs/Johannes Fuchs 1 Was ist ein Microcontroller Wikipedia: A microcontroller (sometimes abbreviated µc, uc or MCU) is a small computer on a single integrated

Mehr

Erfolg ist programmierbar.

Erfolg ist programmierbar. 4578954569774981234656895856512457895456977498 3465689585651245789545697749812346568958561245 9545697749812346568958565124578954569774981234 6895856512457895456977498123465689585612457895 6977498123465689585651245789545697749812346568

Mehr

LED board EB

LED board EB LED board EB004-00-2 Inhalt 1. Über dieses Dokument...2 2. Allgemeine Information...3 3. Board-Layout...4 4. Schaltungsbeschreibung...5 Anhang 1 Schaltplan Copyright Matrix Multimedia Limited 2005 seite

Mehr

Test und Diagnose digitaler Systeme, prüffreundlicher Entwurf

Test und Diagnose digitaler Systeme, prüffreundlicher Entwurf Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Test und Diagnose digitaler Systeme, prüffreundlicher Entwurf Fabian Pilz Dresden,

Mehr

Einfache Computersteuerung für Modellbahnen

Einfache Computersteuerung für Modellbahnen Einfache Computersteuerung für Modellbahnen Was soll eigentlich mit einem Computer gesteuert werden? Diese Frage muss man sich als erstes stellen: - Man braucht für Ausstellungen einen kompletten automatischen

Mehr

Themenvorschlä ge fü r stüdentische Arbeiten äm Lehrstühl Integrierte Aütomätion

Themenvorschlä ge fü r stüdentische Arbeiten äm Lehrstühl Integrierte Aütomätion Themenvorschlä ge fü r stüdentische Arbeiten äm Lehrstühl Integrierte Aütomätion Die folgenden Themenvorschläge dienen als Grundlage für studentische Arbeiten. Je nach Art der Arbeit können die Themen

Mehr

E l e c t r o n i c B o a r d T e s t S y s t e m s & E l e c t r o n i c M a n u f a c t u r i n g S o f t w a r e

E l e c t r o n i c B o a r d T e s t S y s t e m s & E l e c t r o n i c M a n u f a c t u r i n g S o f t w a r e Digitaltest Kurs - Schema : Kurse: Schema und Beschreibungen Digitaltest Kurse I.) Software 1) C-LINK DTM II.) Testprogrammerstellung III.) Hardware 1) MTS-Wartung 2) QMAN 1) CITE-Grundkurs - analog ICT

Mehr

POB-Technology Dokumentation. POB-Technology Produkte. Deutsche Übersetzung von roboter-teile.de Alle Rechte vorbehalten Seite 1 von 13

POB-Technology Dokumentation. POB-Technology Produkte. Deutsche Übersetzung von roboter-teile.de Alle Rechte vorbehalten Seite 1 von 13 POB-Technology Produkte Deutsche Übersetzung von roboter-teile.de Alle Rechte vorbehalten Seite 1 von 13 Inhaltsverzeichnis Inhaltsverzeichnis Inhaltsverzeichnis... 2 Einführung...4 POB-EYE... 5 POB-LCD128...

Mehr

Cash Flow in SAP Business One 8.82. Walter Werder Ecosystem & Channels Readiness March 2012

Cash Flow in SAP Business One 8.82. Walter Werder Ecosystem & Channels Readiness March 2012 Cash Flow in SAP Business One 8.82 Walter Werder Ecosystem & Channels Readiness March 2012 Agenda 1. Definition Cash Flow 2. Cash Flow in SAP Business One Einstellungen 3. Cash Flow Funktion - Anwendung

Mehr

JetSym. Programmierung in Hochsprache ST nach IEC-61131-3. We automate your success.

JetSym. Programmierung in Hochsprache ST nach IEC-61131-3. We automate your success. JetSym Programmierung in Hochsprache ST nach IEC-61131-3 We automate your success. JetSym das Tool JetSym ist das zentrale Programmiertool der Jetter AG, das alle Funktionen der Automatisierungstechnik

Mehr

Vortrag von: Ilias Agorakis & Robert Roginer

Vortrag von: Ilias Agorakis & Robert Roginer MDA Model Driven Architecture Vortrag von: Ilias Agorakis & Robert Roginer Anwendungen der SWT - WS 08/09 Inhalt Was ist MDA? Object Management Group (OMG) Ziele Konzepte der MDA Werkzeuge Vor- und Nachteile

Mehr

Vorläufige Dokumentation

Vorläufige Dokumentation PicoMOD1 Hardware Version 1.00 Datum 27.04.2006 by F & S Elektronik Systeme GmbH 2006 Vorläufige Dokumentation F & S Elektronik Systeme GmbH Untere Waldplätze 23 D-70569 Stuttgart Tel.: 0711/6772240 Fax:

Mehr

Hardware-Interfaces für FlexRay und CAN

Hardware-Interfaces für FlexRay und CAN Hardware-Interfaces für FlexRay und CAN FlexRay, das Bussystem für hohe Datenraten im Fahrzeug, stellt sehr hohe Anforderungen an die Hardwareschnittstellen. Nutzen Sie die Vector FlexRay Interfaces für

Mehr

Gerätename und IP-Adresse zuweisen

Gerätename und IP-Adresse zuweisen Erstmaliges Zuweisen von IP-Adresse und Subnetzmaske bei einem IO-Controller Dazu gibt es verschiedene Möglichkeiten. Bei der Parametrierung der PROFINET-Schnittstelle müssen Sie einstellen, ob die IP-Adresse

Mehr

serielle Kopplung dieser Scan-Register zum

serielle Kopplung dieser Scan-Register zum Scan-Pfad Technik Ziel: Einblick in und Manipulation der inneren Schaltungszustände Weg: Schaltungen enthalten i.a. Register m. parallelen Eingängen Hinzufügen eines seriellen Eingangs zum Register (=Mux)

Mehr

ATMega2560Controllerboard

ATMega2560Controllerboard RIBU ELEKTRONIK VERSAND Mühlenweg 6. 8160 Preding. Tel. 017/64800. Fax 64806 Mail: office1@ribu.at. Internet: http://www.ribu.at ATMega560Controllerboard nur 66 x 40 mm große 4 fach Multilayer Platine

Mehr

VirtualBox und OSL Storage Cluster

VirtualBox und OSL Storage Cluster VirtualBox und OSL Storage Cluster A Cluster in a Box A Box in a Cluster Christian Schmidt Systemingenieur VirtualBox und OSL Storage Cluster VirtualBox x86 und AMD/Intel64 Virtualisierung Frei verfügbar

Mehr

Mikrocontrollertechnik. F5 Erstes Programm. AVR Studio 4

Mikrocontrollertechnik. F5 Erstes Programm. AVR Studio 4 In diesem Kapitel wird erklärt wie man möglichst schnell mit dem Programm Studio 4 von Atmel und einem ISP Programmer einen ATmega Controller programmiert. Es ist kein umfassendes Tutorial zum Programm

Mehr

HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen

HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers. Aufbau eines Volladdierers mit diskreten Bausteinen HaPra 2007 - Versuchsreihe 4 - Aufbau eines Volladdierers Versuchsreihe 4 Aufbau eines Volladdierers Aufbau eines Volladdierers Aufbau eines Volladdierers mit diskreten Bausteinen Aufbau eines Volladdierers

Mehr

Der Nutzen und die Entscheidung für die private Cloud. Martin Constam Rechenpower in der Private Cloud 12. Mai 2014

Der Nutzen und die Entscheidung für die private Cloud. Martin Constam Rechenpower in der Private Cloud 12. Mai 2014 Der Nutzen und die Entscheidung für die private Cloud Martin Constam Rechenpower in der Private Cloud 12. Mai 2014 1 Übersicht - Wer sind wir? - Was sind unsere Aufgaben? - Hosting - Anforderungen - Entscheidung

Mehr

EoL-Testautomation 2.0. Technische Beschreibung. DI Hans-Peter Haberlandner. Blumatix GmbH

EoL-Testautomation 2.0. Technische Beschreibung. DI Hans-Peter Haberlandner. Blumatix GmbH EoL-Testautomation 2.0 Technische Beschreibung DI Hans-Peter Haberlandner Blumatix GmbH EoL-Testautomation 2.0 Technische Beschreibung Die Herausforderung Die Software spielt im Bereich der Testautomation

Mehr

Von der Bannerwerbung zum Facebook Like

Von der Bannerwerbung zum Facebook Like 23. März 2015 Von der Bannerwerbung zum Facebook Like Wie setze ich mein Online Marketing Budget effizient ein? Agenda Was ist Online Performance Marketing & welche Kanäle gibt es? Wie funktionieren die

Mehr

1 Anmerkungen zur Entwicklung von GALs mit LOG/iC

1 Anmerkungen zur Entwicklung von GALs mit LOG/iC 1 Anmerkungen zur Entwicklung von GALs mit LOG/iC 1.1 Generic Array Logic (GAL) - Prinzip Ein GAL (Generic Array Logic) stellt ein (wieder)programmierbares UND- Array mit einem festen ODER Array dar. Zusätzlich

Mehr

Elektrische Berechnungen und Stromlaufpläne für Niederspannungsanlagen

Elektrische Berechnungen und Stromlaufpläne für Niederspannungsanlagen Elektrotechnische Berechnungen pit - ALPI Elektrische Berechnungen und Stromlaufpläne für Niederspannungsanlagen Eigene Symbole und Anpassungen in pit-elektro pit-cup als offenes System lässt Erweiterungen

Mehr

Wireless LAN Meßverfahren

Wireless LAN Meßverfahren Wireless LAN 802.11 Meßverfahren Ad-hoc-Netzwerke für mobile Anlagen und Systeme 199. PTB-Seminar und Diskussionssitzung FA 9.1 Meßverfahren der Informationstechnik Berlin, 3. - 4.11.2004 Martin Weiß Rohde

Mehr

Entwicklungsmethoden

Entwicklungsmethoden Slide 5.1 Entwicklungsmethoden Prof. Dr. Josef M. Joller jjoller@hsr.ch Development Methodologies Prof. Dr. Josef M. Joller 1 Session 5 Slide 5.2 TOOLS Development Methodologies Prof. Dr. Josef M. Joller

Mehr

Updatebeschreibung 3.3.20 und Anpassungen für Browser Version

Updatebeschreibung 3.3.20 und Anpassungen für Browser Version Updatebeschreibung 3.3.20 und Anpassungen für Browser Version Nachfolgend finden Sie die Beschreibungen der letzten Neuerungen. Gleichzeitig erfolgt eine Reihe von Datenbankumstellungen für die im Jänner

Mehr

dsmisi Storage Lars Henningsen General Storage

dsmisi Storage Lars Henningsen General Storage dsmisi Storage dsmisi MAGS Lars Henningsen General Storage dsmisi Storage Netzwerk Zugang C Zugang B Zugang A Scale-Out File System dsmisi Storage Netzwerk Zugang C Zugang B Zugang A benötigt NFS oder

Mehr

Synthetischer Netzwerkanalysator: Attraktive Messplatzerweiterung für bestehende RF-PXI-Systeme

Synthetischer Netzwerkanalysator: Attraktive Messplatzerweiterung für bestehende RF-PXI-Systeme Synthetischer Netzwerkanalysator: Attraktive Messplatzerweiterung für bestehende RF-PXI-Systeme Marcus Schramm Universität Erlangen Nürnberg LHFT marcus@lhft.eei.uni-erlangen.de Agenda Motivation Bisherige

Mehr

Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI)

Serielle Kommunikation mit dem Arduino. Teil 1: Das Serial Peripheral Interface (SPI) Serielle Kommunikation mit dem Arduino Teil 1: Das Serial Peripheral Interface (SPI) Axel Attraktor e.v. 4. Juni 2012 Axel (Attraktor e.v.) 5. Arduino-Stammtisch 4. Juni 2012 1 / 25 Serielle Kommunikation

Mehr

ESA SECURITY MANAGER. Whitepaper zur Dokumentation der Funktionsweise

ESA SECURITY MANAGER. Whitepaper zur Dokumentation der Funktionsweise ESA SECURITY MANAGER Whitepaper zur Dokumentation der Funktionsweise INHALTSVERZEICHNIS 1 Einführung... 3 1.1 Motivation für den ESA Security Manager... 3 1.2 Voraussetzungen... 3 1.3 Zielgruppe... 3 2

Mehr

Inhaltsverzeichnis. Mehr Informationen zum Titel. Vorwort... 5. Widmung... 7. Danksagung... 7. 1 Motivation... 15

Inhaltsverzeichnis. Mehr Informationen zum Titel. Vorwort... 5. Widmung... 7. Danksagung... 7. 1 Motivation... 15 Mehr Informationen zum Titel Inhaltsverzeichnis Vorwort... 5 Widmung... 7 Danksagung... 7 1 Motivation... 15 2 Die Fehlermatrix... 21 2.1 Fehlerarten... 21 2.2 Bauteilfehler... 23 2.2.1 Defektes Bauteil

Mehr

Universität Paderborn Die Universität der Informationsgesellschaft. Validierung und Verifikation (inkl. Testen, Model-Checking, Theorem Proving)

Universität Paderborn Die Universität der Informationsgesellschaft. Validierung und Verifikation (inkl. Testen, Model-Checking, Theorem Proving) Universität Paderborn Die Universität der Informationsgesellschaft Analyse, Entwurf und Implementierung zuverlässiger Software und (inkl., Model-Checking, Theorem Proving) Torsten Bresser torbre@uni-paderborn.de

Mehr

Einführung in Generatives Programmieren. Bastian Molkenthin

Einführung in Generatives Programmieren. Bastian Molkenthin Einführung in Generatives Programmieren Bastian Molkenthin Motivation Industrielle Entwicklung *!!*,(% % - #$% #!" + '( & )!* Softwareentwicklung Rückblick auf Objektorientierung Objektorientierte Softwareentwicklung

Mehr

Generative Prozessmodelle Patrick Otto MDD Konferenz 22.03.2009

Generative Prozessmodelle Patrick Otto MDD Konferenz 22.03.2009 Generative Prozessmodelle Patrick Otto MDD Konferenz 22.03.2009 Gliederung 1. Generative Programmierung 2. Möglichkeiten und Einsatzgebiet 3. Prozess / Tools 4. Zusammenfassung 19.03.2009 GENERATIVE PROGRAMMIERUNG

Mehr

Kurzanleitung BKB-E-Banking-Stick

Kurzanleitung BKB-E-Banking-Stick Kurzanleitung BKB-E-Banking-Stick Die Basler Kantonalbank vereinfacht das Login ins E-Banking und macht es noch sicherer. Als Alternative zum Login mittels mtan steigen Sie künftig per BKB-E-Banking-Stick

Mehr

High Performance Computing Cluster-Lösung mit MOSIX im Einsatz bei VA-TECH HYDRO

High Performance Computing Cluster-Lösung mit MOSIX im Einsatz bei VA-TECH HYDRO High Performance Computing Cluster-Lösung mit MOSIX im Einsatz bei VA-TECH HYDRO Anastasios Stomas SFI Technology Services AG 12. März 2003 anastasios.stomas@sfi.ch Seite 1 Hintergrund INHALT Cluster-

Mehr

EasternGraphics Produktunterlagen Anleitung zur Migration für pcon.update

EasternGraphics Produktunterlagen Anleitung zur Migration für pcon.update 2007-02-13 [BBA] 2007-02-14 [AWI] Hintergrund Zur Nutzung von pcon.update auf Ihrem System sind Anpassungen in Bezug auf Ihre pcon- Applikationen und OFML-Daten erforderlich. Dies trifft insbesondere dann

Mehr

Make It Easy Ein Tool zur automatisierten Auswertung und Analyse für einen automatisierten Simulationsprozess

Make It Easy Ein Tool zur automatisierten Auswertung und Analyse für einen automatisierten Simulationsprozess Make It Easy Ein Tool zur automatisierten Auswertung und Analyse für einen automatisierten Simulationsprozess DI Werner Tieber, DI Werner Reinalter Mehrkörpersimulation (MKS) MAGNA STEYR Engineering Austria

Mehr

Sicherheit bei lernenden Robotern

Sicherheit bei lernenden Robotern 15. Januar 2009 Sicherheitsbegriff Herangehensweisen Beschreibung des Begriffs Sicherheit Sicherheit ist... Schutz vor Bedrohung und Schaden Zuverlässigkeit Safety: Schutz der Umgebung (accident prevention)

Mehr

Scripting Framework PowerShell Toolkit Quick-Install a Workplace for Packaging and Test

Scripting Framework PowerShell Toolkit Quick-Install a Workplace for Packaging and Test Scripting Framework PowerShell Toolkit Quick-Install a Workplace for Packaging and Test Windows Client Management AG Alte Haslenstrasse 5 CH-9053 Teufen wincm.ch 1 Quick Install - Scripting Framework Workplace...3

Mehr

Rapid Prototyping mit CANape Version 1.0 2010-11-22

Rapid Prototyping mit CANape Version 1.0 2010-11-22 Version 1.0 2010-11-22 Inhaltsverzeichnis 1.0 Übersicht...3 2.0 Funktionsentwicklung mit MATLAB...4 3.0 Simulink als Ablaufumgebung CANape als komfortable Bedienoberfläche...4 4.0 CANape als Ablaufumgebung...5

Mehr

Source Code Konverter... 2. Online: (VB.net <-> C#)... 3. Kommerzielle Produkte (VB, C#, C++, Java)... 3. Code Nachbearbeitung in der Praxis...

Source Code Konverter... 2. Online: (VB.net <-> C#)... 3. Kommerzielle Produkte (VB, C#, C++, Java)... 3. Code Nachbearbeitung in der Praxis... Autor: Thomas Reinwart 2008-05-05 office@reinwart.com Inhalt Source Code Konverter... 2 Online: (VB.net C#)... 3 Kommerzielle Produkte (VB, C#, C++, Java)... 3 Code Nachbearbeitung in der Praxis...

Mehr

Für alle Unternehmensgrößen das perfekte WLAN-Management Cloud NetManager

Für alle Unternehmensgrößen das perfekte WLAN-Management Cloud NetManager Für alle Unternehmensgrößen das perfekte WLAN-Management Controllerloses WLAN-Management WLAN Management als SaaS oder als virtuelle Maschine Perfekt für Filialisten Automatisierte Inbetriebnahme ohne

Mehr

ATxMEGA 128 Board 2. Inhalt

ATxMEGA 128 Board 2. Inhalt ATxMEGA 128 Board 2 Inhalt Funktionsübersicht... 2 ATxMEGA128 - Funktionen... 2 ATxMEGA Block Diagramm... 3 Stiftleistenbelegungen... 4 I/O Ports (Port A, B, C, D, F)... 4 JTAG Schnittstelle... 4 PDI Schnittstelle...

Mehr

Tips, Tricks und HOWTOs Virtualisierung für Profis und Einsteiger Serverkonsolidierung, Testumgebung, mobile Demo

Tips, Tricks und HOWTOs Virtualisierung für Profis und Einsteiger Serverkonsolidierung, Testumgebung, mobile Demo virtuelle Maschinen mit VMware und Virtual PC Tips, Tricks und HOWTOs Virtualisierung für Profis und Einsteiger Serverkonsolidierung, Testumgebung, mobile Demo Starten einer VM unter VMware Workstation

Mehr

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1 BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-FGGC) Nutzer-IOs On-Board 0MHz Oszillator LEDs, Taster Rastermaß:. mm Maße: x mm

Mehr

Q & A: Representation Tool

Q & A: Representation Tool neoapps GmbH Sägewerkstraße 5 D-83416 Saaldorf-Surheim GmbH Tel: +49 (0)86 54-77 88 56-0 Fax: +49 (0)86 54-77 88 56-6 info@neoapps.de Q & A: Representation Tool REP ist ein Werkzeug für die schnellen und

Mehr

Mit Clustertechnik zu mehr Verfügbarkeit:

Mit Clustertechnik zu mehr Verfügbarkeit: Mit Clustertechnik zu mehr Verfügbarkeit: Überraschend kostengünstig umgesetzt mit Open Source Werner Fischer, Thomas-Krenn.AG Perspektive Open Source Systems 2006 25. Oktober 2006 Folie 1/20 Agenda 1.

Mehr

Bit Error Rate Test (BERT) durch FPGA Embedded Instruments

Bit Error Rate Test (BERT) durch FPGA Embedded Instruments Bit Error Rate Test (BERT) durch FPGA Embedded Instruments Thomas Wenzel (t.wenzel@goepel.com) GOEPEL electronic 2013 Boundary Scan Days Inhalte der Präsentation 1 2 3 Theorie des Bit Error Rate Test Verfügbare

Mehr

ISIT Technologietag 3. März 2010. Echte Integration zwischen Flying Prober ATE und BS Tester. Seica Flying Prober Welt

ISIT Technologietag 3. März 2010. Echte Integration zwischen Flying Prober ATE und BS Tester. Seica Flying Prober Welt ISIT Technologietag 3. März 2010 Echte Integration zwischen Flying Prober ATE und BS Tester Seica Flying Prober Welt Boundary Scan? Was ist das? Wozu wird es eingesetzt? Ein Beispiel einer kompletten Integration

Mehr

Modulare Grafische Programmierung (MGP) von FPGAs

Modulare Grafische Programmierung (MGP) von FPGAs Modulare Grafische Programmierung (MGP) von FPGAs Linna Lu Technische Universität Ilmenau Projektseminar KBSE Projektseminar KBSE Ilmenau 29.06.2005 Linna Lu Projektseminar Softwaresysteme/Prozessinformatik

Mehr

Technologietag Baugruppentest

Technologietag Baugruppentest Technologietag Baugruppentest Bit Error Rate Test (BERT) durch FPGA Embedded Instruments Thomas Wenzel, GÖPEL electronic GmbH Inhalte der Präsentation 1 2 3 Theorie des Bit Error Rate Test ChipVORX Lösung

Mehr

Comparing Software Factories and Software Product Lines

Comparing Software Factories and Software Product Lines Comparing Software Factories and Software Product Lines Martin Kleine kleine.martin@gmx.de Betreuer: Andreas Wuebbeke Agenda Motivation Zentrale Konzepte Software Produktlinien Software Factories Vergleich

Mehr