Getaktete Schaltungen

Transkript

1 Getaktete Schaltung DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite

2 Sequtielle Logik Zum Speichern des Zustands eines Systems sind Speicherelemte notwdig Abhängig vom Zustand des Systems und von Eingangsvariabl soll sich der Zustand zu einem bestimmt Zeitpunkt (gegeb durch ein signal) ändern Zustandsmaschine ('State machine'). Beispiel: Eingänge Kombinatorische Logik Zustandsspeicher Ausgänge Einfaches Beispiel: N Bit Zähler mit Reset R R (Q+) FlipFlops Q[N-:] N DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 2

3 Flankgetriggerte Flip-Flops Ein D-Flipflop überträgt d Wert seines - D-Eingangs an d - Q-Ausgang bei der (steigd) Flanke (d.h. beim Übergang) des es - CK Weitere -Typ seh wir später... Schaltsymbol oder D D CK CK Q Q Dreieck markiert eingang: CK CK Schaltet auf positive Flanke Schaltet auf negative Flanke Zeitliches Verhalt (Triggerung auf positive flanke): CK D Q DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 3

4 Flipflop: Timing Definition t setup t hold PHI In Dat stabil Out Dat Q N Dat Q N+ stabil t Minimalwert ist (leider) oft nicht spezifiziert! t CKQ Die Eingangsdat müss VOR der flanke schon mindests t setup lang gültig gewes sein Sie müss NACH der flanke noch mindests währd t hold anlieg DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 4

5 Maximale frequz Q Logik Q,DEL 2 PHI PHI 2 t CKQ t PD t SETUP PHI Q Hold-Erfüllung ist besonders kritisch, wn t PD = (Schieberegister!) Q,DEL PHI 2 D 2 Diese Bedingung müss erfüllt sein! t periode t CLOCK > t CKQ + t PD + t SETUP und t CKQ + t PD > t hold (kleines t CKQ gefährlich!) falls Phi und Phi2 nicht zeitgleich sind (RC auf Leitung, Buffer..) muß dies berücksichtig werd! DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 5

6 Verzögerung des s 'skew' Q Logik Q,DEL 2 PHI PHI 2 Delay PHI Q Q,DEL Problem! PHI 2 D 2 Dat werd nicht richtig übertrag, wn sie innerhalb der Setup/Hold-Zeit nicht stabil sind Dies kann bei Verzögerung des es (unabhängig von der frequz!) passier! t DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 6

7 Setz und Rücksetz von s Beim Rücksetzt (Lösch, 'Reset') und Setz ('Set') unterscheidet man grundsätzlich zwisch: - Synchroner Operation: Set/Reset wird erst mit dem ausgeführt S Der Ausgang wird dann /, unabhängig vom Eingang Es gibt Setup und Hold Zeit für Set/Reset D - Asynchrone Operation: Set/Reset wird sofort ausgeführt CK Set und Reset sollt nie gleichzeitig anlieg! R Q in out (ohne reset) Sync. reset out Async. reset out DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 7

8 Schieberegister Schieberegister tsteh durch Hintereinanderschalt von s. Zwisch d Stuf ist keine (wig) Logik: in Q Q 2 Q 3 out in Q Q 2 Q 4 =out Einsynchronisier Verzögerung um Verzögerung um 2 e Vorsicht: Die Hold-Zeit kann leicht verletzt sein. Daher fügt man manchmal Verzögerung (Inverterkett) in d Datpfad ein. Anwdung: - Verzögerung von Signal (z.b. bei Pipelining) - Einfache Zustandscodierung - spezielle Zähler (mit Rückkopplung) DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 8

9 Zähler aus Schieberegistern Sehr einfach aufgebaute Zähler werd durch Linear Feedback Shift Register (LFSR) erzeugt Beispiel : Johnson Zähler Rückkopplung mit Inverter vom Ausgang 2N Zustände Q Q 2 out Q Q 2 Q 3 =out Beispiel 2: Erzeugung einer pseudo-zufällig Bitsequz Rückkopplung mit XNOR Periode 2 N - bei richtiger Wahl der Abgriffe. Die tstehde Bitfolge hat viele interessante Eigschaft!! Q 2 Q out Q Q 2 Q 3 =out Das Zurücksetz kann jeweils direkt durch sync/async. Reset der s erfolg DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 9

10 Asynchrone Binärzähler Rückkopplung von!q auf D erzeugt 'Toggle-s', die bei jedem d Zustand ändern (...) Der Q-Ausgang eines Bits steuert das nächste Bit an: Q Q 2 Q 3 Q Q 2 Q 3 f f /2 f /4 f /8 F E D 8 7 Weg der Verzögerung der einzeln Stuf sind die Flank nicht gleichzeitig (daher async. Zähler) Anwdung: Frequzteiler DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite

11 Synchrone Binärzähler Alle s werd gleichzeitig getaktet Die Eingänge werd so beschaltet, daß sich (z.b.) aufsteigd Binärzahl ergeb Implemtierung mit Halbaddierern (mit able und reset): able resetb clock HA Q clock Q HA Q Q Q 2 2 HA Q 2 carry Max. frequz ist durch die Laufzeit des 'ripple' Carry begrzt. Schnellere Zähler seh wir später... DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite

12 Kürzere synchrone Binärzähler Gibt man das (synchrone) Reset-Signal bei einem bestimmt Zählerstand, so wird die Periode verkürzt. able clock clock HA Q Q Q Q 2 HA Q is Q 3 Q 2 Q Q Q 3 Q 2 Q Q HA Q 2 EN is9 is9 reset is5 CLK RST Anwdung: BCD Zähler (Periode ). 'is9' gibt nächste Stufe frei. DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 2

13 Gray Zähler Gray Zähler könn 'direkt' implemtiert oder aus Binärzahl decodiert werd. Eine einfache Implemtierung butzt idtische Blöcke pro Bit. - Ein Bit wird umgeschaltet, wn die niederwertiger Bits... sind (rot). Diese Information wird über eine Ripple-Kette erzeugt. - Trick: Für das niederwertigste Bit wird ein Hilfsbit butzt (blau) - Das höchste Bit muß auch umschalt, wn die niederwertiger... Sind (grün) T Q in Toggle : T- Q T Q in G Z in Z out T- Q out H G Z in T- Q Q out Q Q Q 2 G G Z Z Z 2 Q in Z in G Q 3 Z out G32 H Z2 Der Ripple Pfad ist Z in Z out DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 3

14 (dliche) Zustandsautomat Ein Zustand wird durch ein eindeutiges Bitmuster von s definiert Die Zustandsautomat (Zustandsmaschine, 'state machine') befindet sich zu jedem Zeitpunkt (zumindest nach einem Reset) in einem erlaubt Zustand. Bei einem signal 'springt' sie in ein neu erlaubt Zustand (oder sie bleibt im aktuell Zustand) Ob ein neuer Zustand eingomm wird (und welcher) hängt z.b. vom Zustand selbst und von extern Eingangsvariabl ab. Die Vorgänge werd in einem Zustandsdiagramm aufgezeichnet. Sehr wichtig zur Ablaufsteuerung Beispiel: Zähler, der binär periodisch von bis 2 zählt:! reset von jedem Zustand aus!! ohne Enable mit Enable und Reset DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 4

15 Klassifikation von Zustandsmaschin 2 wichtige Typ: Moore-Maschine: - Ausgänge häng nur vom Zustand ab (via kombinatorische Logik). - Synchrone Änderung der Ausgänge (bis auf Probleme in der Ausgangslogik) Mealy-Maschine: - Ausgänge häng auch von Eingäng ab. - Asynchrone Änderung der Ausgänge - Synchrone Variante durch weitere s direkt am Ausgang In Logik s Logik Out In Logik s Logik Out DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 5

16 Beispiel 3-Zustands-Zähler mit Enable und Reset: Implemtierung res Q Q Q Q! reset wart Kommt nicht vor X X spring!! Kommt nicht vor X X res Logik s Q Q 'a' 'b' 'c' reset Evtl. Decoder zur Anzeige von 3 Zuständ DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 6

17 Implemtierung res Q Q Q' Q' KMAP für Q' : Q X X X X res KMAP für Q' : 2 X X7 5 Q Q 2 X3 Q' = res Q + res Q res X7 5 Q' = res Q + res Q Q Q NB: - Die 'X' im 'unmöglich' Zustand vereinfach die Logik. - Man muß dann mit einem Reset sicherstell, daß die Zustandsmaschine nicht in dies Zustand kommt! DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 7

18 Implemtierung Q' Q' = res Q + res Q = res Q + res Q Q Q Q reset DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 8

19 Test: Reset = Q Q Q Q Enable = DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 9

20 Test: Reset = Q Q Q Q Enable = DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 2

21 Andere Zustandscodierung Die 3 Zustände könnt auch mit 3 s als ='a', ='b', ='c' codiert werd. Man nnt diese Art der Kodierung 'one hot coding' Ohne Herleitung sieht eine mögliche Implemtierung dann so aus (= Schieberegister mit Enable): C A A A B B B C C reset Merke: Durch einfachere Zustandskodierung kann sich die Ansteuerlogik vereinfach DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 2

22 Beschreibung von Zustandsmaschin mit ABEL Mit der Beschreibungssprache 'ABEL' könn Zustandsmaschin einfach beschrieb werd. Sie ist nur ein Beispiel für eine Hardware Description Language (HDL). Beispiel 3-Zustands-Zähler: module test title 'Three state machine'; U device 'p22v'; clock pin ; reset, pin 4,5; q,q pin 5,6; " istype 'reg'; sreg = [q,q]; A = ; B = ; C = 2; XX = 3; "Zustände, XX unbutzt state_diagram sreg; State A: IF ( &!reset) THEN B ELSE A; State B: IF (reset) THEN A ELSE IF () THEN C ELSE B; State C: IF (! &!reset) THEN C ELSE A; "State XX: Goto A; d Dieses File kann mit dem Programm ABEL (oder Derivat) übersetzt und simuliert werd. Eine ähnliche Syntax wird von PALASM butzt. Eine ausführlichere Behandlung von Zustandsmaschin folgt später...! C! A B reset! DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 22

23 Testvektor PALASM und ABEL könn überprüf, ob die gefunde Implemtierung vorgegebe Testvektor erfüllt: test_vectors ([clock, reset, ] -> [q,q]); [.c.,,.x.] -> [,]; " reset [.c.,, ] -> [,]; " warte [.c.,, ] -> [,]; " State -> State [.c.,, ] -> [,]; " State -> State 2 [.c.,, ] -> [,]; " warte [.c.,, ] -> [,]; " zurück zu State d Zweites Beispiel ABEL: Gray Zähler... DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 23

24 Oszillation durch Rückkopplung Die Messung von sehr klein Verzögerung ist schwierig (insbesondere, weil die Signale vom Chip noch durch andere Schaltung müss, die auch Verzögerung beitrag, z.b. IO Pads) Daher mißt man die Verzögerung von Serischaltung mit N Elemt. Man baut ein 'Ringoszillator' aus einer ungerad Anzahl Inverter auf und mißt die Frequz. Die Periode ist T = 2 t p N Meist ist noch ein NAND-Gatter zum kontrolliert Start eingebaut DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite 24