Oliver Liebold. NAND (negierte Undverknüpfung) L L H L H H H L H H H L

Transkript

1 Elektronische Grundlagen Versuch E7, Grundelemente der Digitaltechnik Praktikumsgruppe IngIF, 04. Juni 2003 Stefan Schumacher Sandra Ruske Oliver Liebold Vorbereitungsfragen AND (Undverknüpfung) L H L H L L H H H NAND (negierte Undverknüpfung) OR (Oder Verknüpfung) H H H NOR (negierte Oderverknüpfung) L H L H L L XOR (exklusive Oderverknüpfung) 2 Der JK-Flipflop funktioniert wie der RS-Flipflop, nur das der unzulässige Zustand: S = R = nicht möglich ist, da er durch eine bestimmte Vorschaltung von Gattern verhindert wird. Das RS Flipflop ist ein NOR-Basis-Flipflop und besteht aus zwei NOR-Gattern, deren Ausgänge jeweils auf den zweiten Eingang des anderen Gatters geführt sind. Mit Hilfe der NOR- Funktionstabelle kann das statische Verhalten der Schaltung leicht bestimmt werden. Der verbotene Zustand Set = Reset = 0 wird zur Informationsspeicherung nicht benötigt. Mit zwei weiteren NAND Gattern kann man das RS-Flip-Flop zu einem DFlip-Flop erweitern. Wenn C auf hi ist, wird der Pegel von D an Q weiter geleitet. Während C auf hi liegt, darf sich der Pegel von D nicht ändern, da sonst diese Änderung sofort auf den Ausgang Q weitergeleitet wird. Man spricht deshalb vom transparenten DFlip-Flop. PGP Schlüssel 0xB3FBAE33

2 3 ˆ Funktionstabelle aufstellen ˆ Disjunktive Normalform für die Ausgänge aufstellen ˆ Minimierung der Funktion (z.b. KV-Diagramm) ˆ Lösung aufschreiben ˆ Schaltung erstellen (und Bauteilauswahl) 4 4-Bit Parallel-in/Parallel-out Register 5 4-Bit Seriell-in/Parallel-out Schieberegister Ein Schieberegister besteht aus mehreren hintereinander angeordneten Speicherzellen für jeweils ein Bit. Durch Taktimpulse kann man die Inhalte der einzelnen Speicherzellen um jeweils eine Position (hier nach rechts) verschieben. Auf diese Weise wandert die Information der einzelnen Speicherzellen mit jedem Taktimpuls um eine Position nach rechts und kann am seriellen Ausgang abgefragt werden. Nach einem Leseimpuls werden die an den Datenleitungen anliegenden Informationen gleichzeitig (parallel) in die Speicherzellen übernommen. Darauffolgende Taktimpulse schieben die Speicherinhalte nach rechts. Das Schieberegister dient also dazu parallele Datenströme in serielle Datenströme umzuwandeln um Übertragungskabel einzusparen. Durch Hintereinanderschalten mehrerer 2

3 Schieberegister, indem man den seriellen Ausgang eines Schieberegisters mit den seriellen Eingang des nächsten verbindet, kann man die Anzahl der nötigen Leitungen noch weiter drastisch verringern. 6 Bei synchronen Zählern werden alle Flipflops synchron vom gemeinsamen Taktsignal C angesteuert. Die Verzögerung zwischen dem Eingangssignal des Zählers und dem neuen Ausgangszustand entspricht der Verzögerungszeit td einer einzelnen FF-Stufe. Bei asynchronen Zählerschaltungen wird nur das erste Flipflop der Kettenschaltung vom eigentlichen Zähltakt C angesteuert, alle anderen Flipflops werden indirekt angesteuert. Damit erhält das letzte Flipflop seinen Eingangstakt erst, wenn alle anderen Flipflops umgeschaltet haben. Die Ausgangszustände der einzelnen Flipflops ändern sich jeweils um die Schaltzeit eines Flipflops verzögert. Bei großer Zählkapazität und hohen Zählfrequenzen kann das ggf. zu Problemen führen. 7 Pegel, Zustand, Störabstand/-anfälligkeit, Signallaufzeit, Leistung, Schaltzeit 3

4 Versuchsaufgaben Schaltbelegungstabellen und logische Gleichungen der Schaltkreise 74HC00 74HC02 L H L H L L 74HC86 A E.E 2 74HC0 H L L H H H H H A E + E 2 A E E 2 A E. E 2 2 Logische Funktionen der Schaltung, abgeleitet aus der Funktionstabelle: S5 S5 S6 S6 Y A B Y 2 A B Y 3 A B Y 4 A B Schaltungsskizze Y Y2 Y3 Y4 4

5 3 Zur Berechnung der logischen Funktion für die Ausgänge Y 0 und Y wurden Karnaughdiagramme erstellt, der Ausgang Y 2 entspricht dem Eingang S2 Y Y Daraus abgeleitet ergeben sich folgende boolesche Funktionen, welche weiter vereinfacht wurden. Y 0 S S 2 S 3 S 4 S S 2 S 3 S 4 Y S S 3 S S 3 Y 2 S Schaltungsskizze Schaltungsbelegungen die nicht in der Tabelle vorkommen erzeugen unerlaubte Ergebnisse. 5

6 4a Die Datenübernahme erfolgt bei steigender Flanke. Q n D C Q n b Die Datenübernahme erfolgt bei fallender Flanke. Q n J K Q n alternierend 0/ alternierend 0/ J K Q n+ 0 0 Q n speichern 0 0 löschen 0 setzen Q n wechseln 5 Skizzen siehe Vorbereitungsaufgaben 4 bzw. 5. Das Paralle In/Parallel Out Register schiebt die 4 Bits gleichzeitig parallel in das Register und schiebt sie ebenso gleichzeitig parallel wieder heraus. Das serielle Register schiebt die Bitfolge nacheinander durch die Flip Flops durch und über den Ausgang heraus. Takt FF FF 2 FF 3 FF Die Bitfolge wird ab dem 5. Takt herausgeschoben und ist nach dem 7. Takt komplett verschwunden. 6

7 6 Schaltungsskizze synchrone / asynchrone Zähler Synchronzähler werden aus getakteten Flip Flops aufgebaut und schalten demzufolge nur bei anliegendem Takt um. Der Takt für die einzelnen Flip Flops muss aus den Zählimpulsen und den alten ineren Zuständen des Zählers bestimmt werden. Asynchronzähler bestehen aus hintereinandergeschalteten Flip Flops deren Taktung vom Ausgangssignal des jeweiligen Vorgängers abhängt. Dabei ist beim Entwurf darauf zu achten das der Takt für einen Flip Flop von einem anderen Flip Flop gewonnen werden muss der seinen Zustand mindestens doppelt so oft ändert. 7 Diagramme siehe Anlagen. Im Oszillograph zeigen sich die analogen Einflüsse der realen Schaltungstechnik. Interferenzen, Gatterlaufzeiten und Toleranzen verformen den Spannungsverlauf. 7