JTAG/Boundary Scan Effektiver Baugruppentest vom Prototyp bis zum Serientest
|
|
|
- Bettina Lichtenberg
- vor 7 Jahren
- Abrufe
Transkript
1 JTG/Boundary Scan Effektiver Baugruppentest vom Prototyp bis zum Serientest Martin Borowski, GÖPEL electronic GmbH
2 Begriffe
3 Begriffe Boundary Scan
4 Begriffe JTG Joint Test ction Group Boundary Scan
5 Begriffe JTG Boundary Scan Joint Test ction Group Testverfahren für Baugruppen mittels in den ICs integrierter Schieberegister
6 Begriffe JTG Boundary Scan IEEE Joint Test ction Group Testverfahren für Baugruppen mittels in den ICs integrierter Schieberegister von der JTG verabschiedeter Standard für digitalen Verbindungstest
7 Kernlogik Kernlogik Eine Schnittstelle - verschiedene Strukturen Baustein gemäß Boundary Scan Standard IEEE Baustein mit ebug Port gemäß IEEE IC1 µp Core TI BST Logik TO TI BST Logik TO TCK TMS TCK TMS
8 Begriffe JTG Boundary Scan IEEE IEEE Joint Test ction Group Testverfahren für Baugruppen mittels in den ICs integrierter Schieberegister von der JTG verabschiedeter Standard für digitalen Verbindungstest... für analogen Verbindungstest und Parametertest
9 Begriffe JTG Boundary Scan IEEE IEEE Joint Test ction Group Testverfahren für Baugruppen mittels in den ICs integrierter Schieberegister von der JTG verabschiedeter Standard für digitalen Verbindungstest... für analogen Verbindungstest und Parametertest IEEE für den dynamischen Verbindungstest
10 Begriffe JTG Boundary Scan IEEE IEEE Joint Test ction Group Testverfahren für Baugruppen mittels in den ICs integrierter Schieberegister von der JTG verabschiedeter Standard für digitalen Verbindungstest... für analogen Verbindungstest und Parametertest IEEE für den dynamischen Verbindungstest IEEE für In-System-Programmierung
11 Funktionsweise
12 Kernlogik ufbau beim In-Circuit Test...messen auf Kurzschluss Signal treiben...messen auf Widerstand IC1 R1 R2 R3 R4 er Prüfling ist dabei spannungslos.
13 Veränderung der nforderungen Multilayerplatinen Zunehmende IC Pinanzahl Steigende Bauteildichte Kleinere Bauteile und geringere Pinabstände
14 Kernlogik Kernlogik ufbau beim Boundary Scan Test Boundary Scan Zelle (electronic nail) IC1 IC2
15 Kernlogik Kernlogik ufbau IEEE Testbus BST Logik = Test ccess Port (TP) Controller + Register IC1 IC2 TI BST Logik TO TI BST Logik TO TCK TMS TCK TMS
16 Kernlogik Kernlogik Boundary Scan Test - Wie funktioniert s? Signal treiben...messen auf Verbindung und Kurzschluss IC1 IC TI BST Logik TO TI BST Logik TO TCK TMS TCK TMS
17 Kernlogik Kernlogik Kernlogik Testen von nicht scan-fähigen Bausteinen Signal treiben IC1 SN messen auf Funktion IC BST Logik BST Logik
18 Typische igitalbaugruppe POWER IEEE RM TI µp ISPLY (LE / LC) C C (RM) TO FLSH RS232 C TI C (FLSH) PL CLK TO Version? UUT CLUSTER
19 Testmöglichkeiten mit Boundary Scan
20 Versorgungsspannung OK? POWER IEEE RM TI µp ISPLY (LE / LC) C C (RM) TO FLSH C TI C (FLSH) RS232 Ist Voraussetzung für Boundary Scan! PL CLK TO Version? UUT CLUSTER
21 Infrastrukturtest POWER IEEE RM TI µp ISPLY (LE / LC) C FLSH C C (RM) TO TI C (FLSH) PL RS232 Überprüft die Boundary Scan Infrastruktur: Testbussignale ICodes Usercodes CLK TO Version? UUT CLUSTER
22 Verbindungstest POWER IEEE RM C FLSH C Version? UUT TI C (RM) TO TI C (FLSH) CLK TO µp PL CLUSTER ISPLY (LE / LC) RS232 Überprüft die mit Boundary Scan verbundenen Leiterbahnen auf: Unterbrechung Stuck-t-Fehler Kurzschlüsse Pull Widerstände
23 RM Verbindungstest POWER IEEE RM TI µp ISPLY (LE / LC) C C (RM) TO FLSH C TI C (FLSH) PL RS232 Überprüft die Verbindungen zu den RM Bausteinen. CLK TO Version? UUT CLUSTER
24 FLSH Test/Programmierung POWER IEEE RM C FLSH C TI C (RM) TO TI C (FLSH) CLK TO µp PL ISPLY (LE / LC) RS232 Überprüft die Verbindungen zu den FLSH Bausteinen. ie Bausteine können auch sofort programmiert werden. Version? UUT CLUSTER
25 PL Programmierung POWER IEEE RM TI µp ISPLY (LE / LC) C C (RM) TO FLSH C TI C (FLSH) RS232 Lädt die Konfiguration in die PLs/FPGs. PL CLK TO Version? UUT CLUSTER
26 Manuelle Testskripte POWER IEEE RM TI µp ISPLY (LE / LC) C C (RM) FLSH C TO TI C (FLSH) PL RS232 Hoher bstraktionsgrad, da Signale auf Pin-Ebene gesteuert werden. CLK TO Version? UUT CLUSTER
27 Schnittstellenerweiterung POWER IEEE IEEE RM C TI C (RM) TO µp ISPLY (LE / LC) TI CION TO FLSH C TI C (FLSH) RS232 RS232 TI CION TO PL TI CLK TO CION TO Version? UUT CLUSTER vorhandene I/O Karten oder GÖPEL CION-Modul(e)
28 Schnittstellentest POWER IEEE IEEE RM C TI C (RM) TO µp ISPLY (LE / LC) TI CION TO FLSH C TI C (FLSH) RS232 RS232 TI CION TO PL TI CLK TO CION TO Version? UUT CLUSTER vorhandene I/O Karten oder GÖPEL CION-Modul(e)
29 Boundary Scan im Produktlebenszyklus
30 Produktlebenszyklus Phase 1 er Prototyp: - sehr kleine Stückzahlen - viele Revisionen - kein eingespielter Produktionsprozess Was bietet Boundary Scan: - kostengünstige Testprogrammerstellung - schnelle npassung von bestehenden Tests - gute Fehlerdiagnose ohne Nadeladapter - gute ebug Werkzeuge
31 Produktlebenszyklus Phase 2 ie Serie: - mittlere - hohe Stückzahlen - wenige Varianten - schnelle Taktzeiten in der Produktion Was bietet Boundary Scan: - schneller und günstiger Test - hohe Testabdeckung - Inline-Programmierung - Kombination mit anderen Testverfahren möglich
32 Produktlebenszyklus Phase 3 Reparatur und Rückläufer: - Einzelne Prüflinge - Unterschiedliche Varianten - Teilweise eingebaute Baugruppen Was bietet Boundary Scan: - gute Fehlerdiagnose - hohe Testabdeckung - geringe daption - Programmierung von neuer Soft/Firmware
33 Boundary Scan im Einsatz utomatische Testgenerierung durch intelligente Generatoren Schaltplandaten und Modelle reichen aus Pingenaue Fehlerdiagnose Grafische Fehlervisualisierung etaillierte Testabdeckung Uvm
34 Genaue Fehlerlokalisierung Boundary Scan ist ein Netz basiertes Testverfahren
35 Was wird tatsächlich getestet? Testabdeckung visualisiert im Schaltplan und Layout
36 usblick ÜBER BOUNRY SCN HINUS
37 Kernlogik Kernlogik Eine Schnittstelle - verschiedene Strukturen Baustein gemäß Boundary Scan Standard IEEE Baustein mit ebug Port gemäß IEEE IC1 µp Core TI BST Logik TO TI BST Logik TO TCK TMS TCK TMS
38 VarioTap - Wie funktioniert s? Mikrocode einspielen Code starten Kommunikation mit dem Code erfolgt über JTG µp RM Core TI BST Logik TO TCK TMS
39 Funktionsumfang des VarioTap Microcodes Programmieren/Verifizieren/Löschen von internen/externen Flashes Schreiben und Lesen von Registern RM Test Laden und Starten von eigenem Programmcode im rbeitsspeicher ynamischer Test von externen Ressourcen
40 Zusammenfassung
41 20 Jahre nach der Standardisierung Mit heutigen Boundary Scan Werkzeugen sind sehr umfassende Prüfungen möglich Boundary Scan ist während des kompletten Produktlebenszyklus einsetzbar ie Verzahnung von Boundary Scan und Emulation ist die nächste Generation
42 Vielen ank für Ihre ufmerksamkeit Martin Borowski pplikation JTG/Boundary Scan Phone: Fax:
Boundary Scan - 20 Jahre standardisierte Innovationen IEEE1149.1
Boundary Scan - 20 Jahre standardisierte Innovationen IEEE1149.1 Mario Berger, GÖPEL electronic GmbH BEGRIFFE Begriffe Boundary Scan Begriffe JTG Joint Test ction Group Boundary Scan Begriffe JTG Joint
FED 2014: Prüfverfahren für Baugruppen. E.S.A Embedded System Access
FE 2014: Prüfverfahren für Baugruppen E.S. Embedded System ccess GÖPEL electronic GmbH 2014 Steckbrief Firmengründung: 1991 Geschäftsführung:» Holger Göpel» Manfred Schneider» Thomas Wenzel Hauptsitz:
Embedded Board Test Seminar 2015. Dipl.-Ing. (FH) Martin Borowski
Embedded Board Test Seminar 2015 ipl.-ing. (FH) Martin Borowski 11.03.2016 1 Seminar: Embedded Board Test Vom esign bis End ofline 11.03.2016 2 Moderne Elektroniken? Fortschritt Quellen: markerfaire.berlin
Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski
Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski 05.03.205 05.03.205 Was ist ChipVORX? 05.03.205 3 Typische Testaufgaben
CASCON als Funktionstester. Ingenieurbüro Winklhofer COE der Göpel electronic GmbH
CASCON als Funktionstester Ingenieurbüro Winklhofer COE der Göpel electronic GmbH Ingenieurbüro Winklhofer über 20 Jahre Hardwareentwicklung 18 Jahre Fertigung (DFM / als Entwickler) 16 Jahre Testentwicklung
Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge
Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Martin Borowski, GÖPEL electronic GmbH GÖPEL electronic GmbH 2014 Boundary Scan Testprogrammerstellung
Neue Wege beschreiten und Ressourcen optimieren
Neue Wege beschreiten und Ressourcen optimieren Boundary Scan auf PXI Basis von Mario Berger, GÖPEL electronic GmbH In den letzten Jahren hat sich die PXI-Technologie immer mehr zu einem festen Standard
Viele Fliegen mit einer Klappe: Embedded-Elektronik testen und programmieren mit geringem Zugriff
Viele Fliegen mit einer Klappe: Embedded-Elektronik testen und programmieren mit geringem Zugriff Das Problem des Testens ist so alt wie der Transistor selbst. Anfangs wurde ausschließlich über die nativen
Boundary Scan Days 2013 Workshop Programmierstrategie. GÖPEL electronic GmbH 2013
Boundary Scan Days 2013 Workshop Programmierstrategie GÖPEL electronic GmbH 2013 Programmierung von Bauelementen Microcontroller Programmierung (OnChipFlash) Ext. Flash Programmierung NOR, NAND, serieller
EFFEKTIVER UND VOLLSTÄNDIGER BAUGRUPPENTEST BERÜCKSICHTIGUNG DER ANFORDERUNGEN BEI SCHALTUNGSENTWICKLUNG UND BEIM LEITERPLATTEN- DESIGN
EFFEKTIVER UND VOLLSTÄNDIGER BAUGRUPPENTEST BERÜCKSICHTIGUNG DER ANFORDERUNGEN BEI SCHALTUNGSENTWICKLUNG UND BEIM LEITERPLATTEN- DESIGN Jörg Giebel Prüfplanung, EPSa GmbH Warum testen wir? Unsere Kunden
VarioTAP Einführung Hosea L. Busse
VarioTAP Einführung Hosea L Busse GÖPEL electronic GmbH 2013 JTAG/Boundary Scan 1 Überblick Was ist VarioTAP? Prinzipielle Struktur eines µcontrollers VarioTAP Teststruktur VarioTAP Testkategorien VarioTAP
JUILIET- JTAG Unlimited Tester Am Beispiel eines Automotive-Projekts. Ingenieurbüro Winklhofer
JUILIET- JTAG Unlimited Tester Ingenieurbüro Winklhofer Ingenieurbüro Winklhofer über 20 Jahre Hardwareentwicklung 20 Jahre Fertigung (DFM / als Entwickler) 18 Jahre Testentwicklung (DFT / ICT / FKT) 16
JULIET a JTAG Desktop Tester
JULIET a JTAG Desktop Tester Georg Kohler Juni 2016 Prüftechnologie Tag 2016 1 Boundary Scan - Testlücken POWER IEEE1149.1 RAM 1...4 A D C TDI A D C (RAM) TDO µp DISPLAY (LED / LCD) D A Analoge Spannungen
Marco Sliwa. Regional Sales Manager Deutschland JTAG Technologies B.V.
Boundary Scan von der Entwicklung bis zur Produktion Marco Sliwa Regional Sales Manager Deutschland JTAG Technologies B.V. Überblick JTAG Technologies Gegründet 1993 Weltweit führendes Unternehmen im Bereich
Testverfahren in der Elektronikfertigung Möglichkeiten, Grenzen und Design-for-Test
Testverfahren in der Elektronikfertigung Möglichkeiten, Grenzen und Design-for-Test Dipl.-Ing.(FH) Mario Berger GÖPEL electronic GmbH 2012 Ablauf 1. Warum testen? 2. Zwei Testmethode, viele Testverfahren
Technologietag Baugruppentest
Technologietag Baugruppentest Automatisierte Test- und Programmierlösungen für die Serienfertigung elektrischer Baugruppen Juliet und Rapido Martin Borowski Göpel electronic ESA Embedded System Access
Get the total coverage! Enrico Lusky, Vertriebsleiter Deutschland. Mitarbeiter: 152
Enrico Lusky, Vertriebsleiter Deutschland GÖPEL electronic GmbH 2009 Get the total coverage! Gegründet: Mitarbeiter: 152 1991 in Jena Geschäftsbereiche: JTAG/ Boundary Scan Testsysteme (BST) Automatische
Bild: Verschieden Flying Probe Tester von TAKAYA am Standort in Düsseldorf. Vorn: Das Flaggschiff APT-1400F
BGA-Verbindungen testen ohne Testpunkte Wie das Zusammenspiel elektrischer Prüfverfahren auch diejenigen Fehler findet, die eigentlich unauffindbar sind Das Szenario ist bekannt: Baugruppen werden kleiner
Kombination verschiedener Test-Strategien mit NI-TestStand
Kombination verschiedener Test-Strategien mit NI-TestStand Agenda --- Gesamtüberblick Anforderungen an Funktionstest-System Integration JTAG / Boundary Scan von Göpel Electronics Integration NI Vision
Boundary Scan / IEEE 1149.x. Teil 2
Boundary Scan / IEEE 1149.x ein strukturelles Verfahren zum Prüfen von Baugruppen und Systemen Teil 2 Doc. Vers. 2018-09-26 Inh. Dipl. Ing. Mario Blunk Buchfinkenweg 3 99097 Erfurt / Deutschland Telefon
Test- und Prüfverfahren in der Elektronikfertigung
Mario Berger Test- und Prüfverfahren in der Elektronikfertigung Vom Arbeitsprinzip bis Design-for-Test-Regeln VDE VERLAG GMBH Berlin Offenbach Vorwort 5 Widmung 7 Danksagung 7 1 Motivation 15 2 Die Fehlermatrix
Erweiterung des klassischen In-Circuit-Test ICT durch kombinierte Testverfahren
Erweiterung des klassischen In-Circuit-Test ICT durch kombinierte Testverfahren Ernst Neppl / Michael Konrad / Matthias Vogel Zollner AG, Zandt / Konrad Technologies, Radolfzell Kurzfassung Im Baugruppentest
alphatester SPI FPT IBV - Lotpasteninspektion
Elektronik Inspektion Testlösung Test AOI BSC FKT - Automatische JTAG Funktionstest / Boundary-Scan Optische - End-Of-Line Inspektion - BurnIn alphatester AXI ICT ATS - Automatische In-Circuit Automotive
Vorläufige Dokumentation
PicoMOD1 Hardware Version 1.00 Datum 27.04.2006 by F & S Elektronik Systeme GmbH 2006 Vorläufige Dokumentation F & S Elektronik Systeme GmbH Untere Waldplätze 23 D-70569 Stuttgart Tel.: 0711/6772240 Fax:
ABex eine universelle Prüfplattform für den Funktionstest, In Circuit Test und Halbleitertest
ABex eine universelle Prüfplattform für den Funktionstest, In Circuit Test und Halbleitertest Matthias Vogel Konrad GmbH m.vogel@konrad technologies.de ATE Systeme Baugruppentest mit unterschiedlichen
Test und Diagnose digitaler Systeme, prüffreundlicher Entwurf
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Test und Diagnose digitaler Systeme, prüffreundlicher Entwurf Fabian Pilz Dresden,
BAUGRUPPENTEST. Jörg Giebel Prüfplanung, EPSa GmbH
BAUGRUPPENTEST Jörg Giebel Prüfplanung, EPSa GmbH Welche Prüfverfahren gibt es? Zerstörungsfreie Prüfverfahren Nichtzerstörungsfreie Prüfverfahren Elektrische Prüfverfahren Optoelektronische Inspektionverfahren
JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN?
JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN? Dipl.-Ing. Mario Berger, GÖPEL electronic GmbH, Jena 1 Das Testen einer integrierten Schaltung Seit es integrierte Schaltungen gibt besteht
Effektiver Einsatz von unterschiedlichen Testverfahren in der Elektronikfertigung
Effektiver Einsatz von unterschiedlichen Testverfahren in der Elektronikfertigung Referent Christoph Ostermöller BMK professional electronics GmbH Augsburg Tests in der Elektronikfertigung Welche Testarten
Boundary-Scan in der wirklichen Welt
Boundary-Scan in der wirklichen Welt Autor Peter van den Eijnden JTAG Technologies, Managing Director Übersicht Die Literatur über Boundary Scan füllt bereits ganze Regale. Im Gegensatz zu den meisten
Wirtschaftlicher Einsatz von Flying Probe Integration von ICT, FKT, BScan
Wirtschaftlicher Einsatz von Flying Probe Integration von ICT, FKT, BScan Martin Bader Sales- & Customer Support 2016 2014 Digitaltest GmbH. GmbH. All rights All reserved. rights reserved. 1 Testen: ja
Boundary Scan meets Funktionstest
Boundary Scan meets Funktionstest Thomas Wenzel, Enrico Zimmermann (GÖPEL electronic) Eines der gravierendsten Probleme im Bereich des Testens ist der kontinuierlich sinkende physikalische Zugriff. Über
JTAG-Interface. Gliederung. Überblick über Aufbau, Funktion und Nutzung. Einführung Aufbau und Funktionsweise Nutzung Einschätzung
JTAG-Interface Überblick über Aufbau, Funktion und Nutzung Stephan Günther, Informationssystemtechnik, TU Dresden Gliederung Gliederung Einführung Nutzung Einschätzung 2 Gliederung 3 Einführung Begrifsdefinition
Intelligente GPRS- und UMTS-Modems - MT-202 / MT-251
Modem, Gateway und SPS in einem Gerät Die Geräte der MT-200 Serie verzichten weitestgehend auf I/Os, sind aber im übrigen Funktionsumfang mit den Telemetriemodulen der MT-100 Serie identisch. Schnittstellen
Einsamer Boundary Scan IC sucht Anschluss
Thomas Wenzel (t.wenzel@goepel.com) Martin Borowski (m.borowski@goepel.com) Einsamer Boundary Scan IC sucht Anschluss Boundary Scan gemäß IEEE1149.x hat sich in den letzten 10 Jahren zu einer immer breiter
Inhaltsverzeichnis. Mehr Informationen zum Titel. Vorwort... 5. Widmung... 7. Danksagung... 7. 1 Motivation... 15
Mehr Informationen zum Titel Inhaltsverzeichnis Vorwort... 5 Widmung... 7 Danksagung... 7 1 Motivation... 15 2 Die Fehlermatrix... 21 2.1 Fehlerarten... 21 2.2 Bauteilfehler... 23 2.2.1 Defektes Bauteil
Aufbau und Inbetriebnahme, Erweiterungskarte, Digital 8I4R
Inhaltsverzeichnis Hinweis...2 Nachbau...2 Technische Daten...3 Schaltplan...4 Eingänge und Ausgänge...4 ATMega88, Programierstecker, RS232, Erweiterungsstecker...5 Layout...6 Stückliste...6 Bestückung
TEST- UND PROGRAMMIER-LÖSUNGEN FÜR IEEE
TEST- UND PROGRAMMIER-LÖSUNGEN FÜR IEEE 1149.1 www.jtag.com Warum Boundary-Scan/JTAG WARUM JTAG-TEST UND IN-SYSTEM-PROGRAMMIERUNG (ISP) Moderne (digitale) Bausteine enthalten meist eine interne zusätzliche
Von der optischen Prüfung zum kombinierten Test Einsatzmöglichkeiten für AOI-Systeme
Von der optischen Prüfung zum kombinierten Test Einsatzmöglichkeiten für AOI-Systeme Jens Kokott GÖPEL electronic GmmH Inhalt Visuelle Inspektion Ein Prüfverfahren stößt an Grenzen AOI-Systeme Klassische
Draco tera compact KVM/Video Kreuzschiene. Oberteuringen, Germany, 2012
KVM/Video Kreuzschiene Oberteuringen, Germany, 2012 Überblick Kompakte Bauform: 19 / 1 HE Erhältlich in 3 Varianten: 16, 32 und 48 Ports Verbindungskabel: Cat X (optional Fiber mit Hilfe eines Cat X/Fiber
JTAG/Boundary Scan Design for Testability
JTAG/Boundary Scan Design for Testability Optimale Testbarkeit durch vorausschauendes Leiterplattendesign Get the total Coverage! 2 Inhalt Inhalt Inhalt.... 2 Boundary Scan Design for Testability auf Boardlevel
- Der heisse Draht - Physical Computing. Workshop Oktober 2015 Olav Schettler
- Der heisse Draht - Physical Computing Workshop Oktober 2015 Olav Schettler Zeitplan 1. Tag: 10:00 10:30 Spiel bauen 10:30 11:30 Lötübungen 11:30 12:00 Mikrocontroller löten (1) 12:00
Testen bei höchsten Geschwindigkeiten: Bit Error Rate Test für Highspeed Schnittstellen in der Produktion
Testen bei höchsten Geschwindigkeiten: Bit Error Rate Test für Highspeed Schnittstellen in der Produktion Schnittstellen mit hohen Datenübertragungsraten spielen in nahezu allen Bereichen eine zunehmend
Technologietag Baugruppentest
Technologietag Baugruppentest Investition in die Zukunft! IPC Konforme Lötstellenkontrolle mittels automatischer Röntgeninspektion (AXI) Steven Tiller, GÖPEL electronic GmbH Inhalt Wie funktioniert Röntgen?
Boundary Scan Days 2009
Boundary Scan Days 2009 Einsatz von Virtual JTAG (Altera) für Flash - & EEPROM - Programmierung Dammert Tobias & Knüppel Lars Nokia Siemens Networks GmbH & Co. KG Standort Bruchsal Test Engineering 1 Nokia
Aufbau und Inbetriebnahme, COM Shield
Inhaltsverzeichnis Hinweis...1 Technische Daten...2 Schaltplan...3 Layout...4 BS Seite...4 LS Seite...4 Stückliste...5 Bestückung der Leiterkarte...6 Bestückung der Bauteile für die RS232 Schnittstelle...6
05/2016 technosert electronic GmbH
05/2016 technosert electronic GmbH 1 Zahlen und Fakten 1988 Firmengründung durch Johannes Gschwandtner in Linz/Kleinmünchen, 5 MitarbeiterInnen 2000 Übersiedlung des Firmensitzes nach Wartberg/Aist 45
Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.!
Fakultät Informatik Institut für Technische Informatik VLSI-Entwurfssysteme, Diagnostik und Entwurf! Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.! Norman Seßler! Dresden, 1.7.2009! Gliederung!
Ausführliches Manual zum Microchip PIC-Programmer Version 7.33
Ausführliches Manual zum Microchip PIC-Programmer Version 7.33 Dokumentenversion 2.0 Steven Wetzel, M.Sc. 10. Februar 2006 Inhaltsverzeichnis 1 Hardware 2 1.1 Der Programmer.....................................
Wenn Sie das Register: Retrtrieve IP adress automatically (DHCP enable) aktivieren, wird die IP-Adresse automatisch eingetragen.
----------------------------------------------------------------------------------------------------------------- Einsatz der PoKeys57E fär die MDLCNC Schrittmotorsteuerung fär 3 Motoren (4,5A Endstufen!)
isplsi5256va - Demoboard User Manual
isplsi5256va - Demoboard User Manual Version. Wir sind uns der Tatsache bewusst, dass Entwickler normalerweise keine Manuals lesen. Wir empfehlen trotzdem diese Anleitung zu lesen, bevor Sie mit dem Demoboard
Zenit Music
13.05.2013 (1) Allgemeines (2) Vorwissen(?) (3) Funktionsweise des (4) -RS232 (5) beim ATMEGA 32 13.05.2013 2 Allgemeines 13.05.2013 3 : Universal Asynchronus Reciever and Transmitter 13.05.2013 4 : Universal
D A S I N S P E K T I O N S S Y S T E M Q U A L I T Ä T S S I C H E R U N G
D A S I N S P E K T I O N S S Y S T E M Q U A L I T Ä T S S I C H E R U N G mit der QUINS - EASY - Systemlösung Zuverlässig Schnell Einfach Quins-easy - ein praxisnahes Inspektionssystem mit vielen Vorteilen
Kritische Betrachtung beim Testen von elektronischen Flachbaugruppen{inhalt "Kritische Betrachtung beim Testen von elektronischen Flachbaugruppen"}
Kritische Betrachtung beim Testen von elektronischen Flachbaugruppen{inhalt "Kritische Betrachtung beim Testen von elektronischen Flachbaugruppen"} Elektronische Flachbaugruppen können leider nicht fehlerfrei
SB-002 DATASHEET SB-002 V1.00: 8051 MIKROCONTROLLERBOARD MIT AT89C5131A-M OHNE NETZTEIL. Dokument NR.: SB-002_Datasheet
SB-002 DATASHEET Dokument NR.: SB-002_Datasheet SB-002 V1.00: 8051 MIKROCONTROLLERBOARD MIT AT89C5131A-M OHNE NETZTEIL P Bitte denken Sie an die Umwelt, bevor Sie diese Datei ausdrucken Inhaltsverzeichnis
emc2-2 expandable modular configurable controller, 2.generation
Produkt-Beschreibung emc2 ist ein Testsystem, dass speziell für die Ansteuerung von LCD Modulen entwickelt wurde emc2-2 ist die 2.Generation des Testsystems Typische Anwendungen Wareneingangsprüfung Produktqualifizierung
Flexible Inspektion bei hohen Taktraten
Flexible Inspektion bei hohen Taktraten Würth Elektronik ICS vertraut auf optische Inspektion von GÖPEL electronic Die Würth-Gruppe ist eine global agierende Unternehmensgruppe mit einem breit gefächerten
40xxS2 Göpel Integration
40xxS2 Göpel Integration Kontaktierung der Boundary Scan Signale des Prüflings am Flying Prober Boundary Scan Days 2015 V3 Company Facts Facts Established 1976 Worldwide sales R&D investment 20% Facility
simline Technische Beschreibung simcontrol5 Version 1.07 Modulbeschreibung Eigenschaften
simline Technische Beschreibung simcontrol5 Version 1.07 Das simcontrol5 ist ein lokaler intelligenter Baustein aus der Reihe der simline Module. Die simline (Semi Industrial Moduls) ist eine Modulreihe
JULIET JTAG Unlimited Tester Produktübersicht
Produktübersicht Kompletter JTAG-/Boundary-Scan-Tester als Auftischgerät für Prototyping und Produktion mit integrierter Systemelektronik Wechselkassettenmechanik zur Adaptierung über Nadeln oder Steckverbinder
R01.8DI Regel-/Steuergerät
ANLEITUNG Version 09.02.2018 R01.8DI Regel-/Steuergerät Modbus -TCP/IP mit Switch, Modbus -RTU Gateway BITTE IMMER DIE AKTUELLSTE SOFTWARE VERWENDEN! Download unter: http://www.eap-electric.at/de/produkte/automationstechnikbuskomponenten/raumbedien-undregelgeraete/product/r018di-regel-steuergeraet-1/
Boundary Scan Days 2015 Herausforderungen und Lösungen im Entwicklungs- und Produktionsumfeld beim Einsatz von Boundary Scan
Boundary Scan Days 2015 Herausforderungen und Lösungen im Entwicklungs- und Produktionsumfeld beim Einsatz von Boundary Scan 20.05.2015 Tobias Dammert Die Mittagspause ist beendet jetzt gibt es den Nachtisch
Atmel Evaluations-Board
Atmel Evaluations-Board Montageanleitung 3. Auflage Atmel Evaluation-Bausatz Best.Nr. 810022 Montage der Bauelemente Atmel-Evaluations-Board Das Atmel-Evaluations-Board besteht aus einer Vielzahl von Bauelementen
TFH Anzeige- und Bedien-Panel ONE (TFH-ABP ONE)
TFH Anzeige- und Bedien-Panel ONE (TFH-ABP ONE) ANSTECK-Karte zum TFH-System ONE, dem universellen 8051er- Mikrocontroller-Experimental-Board für Lehre und Ausbildung mit dem T89C51CC03 Systemdokumentation
ROBOTER TECHNIK EINFACH, GÜNSTIG UND FLEXIBEL AUTOMATISIEREN
ROBOTER TECHNIK EINFACH, GÜNSTIG UND FLEXIBEL AUTOMATISIEREN EINFACH, GÜNSTIG UND FLEXIBEL AUTOMATISIEREN J+K ROBOTERTECHNIK Preiswerte und flexible Automatisierung für jedermann. Es ist mir eine große
I2C-006 DATASHEET I2C-006 V1.00: 1K EEPROM MODUL MIT TWI (I 2 C) SCHNITTSTELLE. Dokument NR.: I2C-006_Datasheet
I2C-006 DATASHEET Dokument NR.: I2C-006_Datasheet I2C-006 V1.00: 1K EEPROM MODUL MIT TWI (I 2 C) SCHNITTSTELLE P Bitte denken Sie an die Umwelt, bevor Sie diese Datei ausdrucken Modification History: Version
Technologietag Baugruppentest
Technologietag Baugruppentest EOL-Test in automatisierten Testzellen Kombination von unterschiedlichen Testtechnologien in der Massenfertigung von Kfz Baugruppen GÖPEL electronic GmbH Frank Pauli Testsystem
SB-001 DATASHEET SB-001 V1.00: 8051 MIKROCONTROLLERBOARD MIT AT89C5131A-M. Dokument NR.: SB-001_Datasheet
SB-001 DATASHEET Dokument NR.: SB-001_Datasheet SB-001 V1.00: 8051 MIKROCONTROLLERBOARD MIT AT89C5131A-M P Bitte denken Sie an die Umwelt, bevor Sie diese Datei ausdrucken Inhaltsverzeichnis 1. Modul Bilder...3
Industrielle Kommunikation / GPRS/UMTS/LTE / Fernwirksysteme / Steuerungen
Telemetriemodule GPRS Datenübertragung, I/Os, SPS und Datenlogger in einem Gerät Ganz egal ob Temperaturen, Durchflussmengen, Zeiten, Füllstände oder Energieverbräuche gemessen, angezeigt und gesteuert
Die Steuerung die sprechen kann
Automatisierungsgeräte Die Steuerung die sprechen kann NET DC 24VD DC 24VD or -1V 1 2 3 4 5 6 DC12-24VD ESC POW OK REC VOL DISPLAY UNIT LCD TYPE: AF-1MR-D-... /DC24VD MIC VOICE & REMOTE UNIT AF-MUL/DC12-24VD
Anlagenmodernisierung mit ABC IT Systemen Variante 1. August 29, 2016 Copyright by ABC IT GmbH 1
Anlagenmodernisierung mit ABC IT Systemen Variante 1 August 29, 2016 Copyright by ABC IT GmbH 1 Iststand Simatic S5 SPS-System 115U CPU 944B WF 470 (Visualisierung) IP 244 (Temperaturregelung) Analoge
LED board EB
LED board EB004-00-2 Inhalt 1. Über dieses Dokument...2 2. Allgemeine Information...3 3. Board-Layout...4 4. Schaltungsbeschreibung...5 Anhang 1 Schaltplan Copyright Matrix Multimedia Limited 2005 seite
Mini- Mikroprozessor-Experimentier-System. Version 1.0b vom :21. mit einem 8051-Mikrocontroller
Mini- Mikroprozessor-Experimentier-System mit einem 8051-Mikrocontroller Version 1.0b vom 04.10.2004 14:21 Inhalt 1 Einleitung...3 2 Hardware...4 2.1 Übersicht...4 2.2 Mikrocontroller AT89C51RB2...5 2.3
Inbetriebnahme grabbmodul-1 / minimodul-16x bzw. smarteye-1
Tipps zur Inbetriebnahme eines minimoduls-166/167 (Beachte: Nur minimodul166, Bestellnr.: MM-300-KSM23 bzw. minimodul167, Bestellnr.: MM-310-KSM07 verwenden.) mit einem grabbmodul-1 als Modulevariante
Ground-Bounce die Pest des Testens?
Ground-Bounce die Pest des Testens? Einleitung Unter der Bezeichnung Ground-Bounce ist in der Fachwelt ein Phänomen bekannt, das die chipinterne Anhebung des Ground Pegels beschreibt und den Test von hochintegrierten
Mikrocontroller. Vortrag von Louis Liedtke. 8. Dezember Fakultät Elektrotechnik und Informatik. Bild 1: Atmel ATmega8
Mikrocontroller Bild 1: Atmel ATmega8 Vortrag von 8. Dezember 2015 Gliederung 1. Begriffserklärung 2. Besondere Merkmale 3. Aufbau und Arbeitsweise 4. Programmierung 5. Nutzen 6. Fazit 2 1. Begriffserklärung
PROFINET-Adapter 99spne.. - Seite 1 -
- Seite 1-1 1 Anschlussklemmen Versorgungsspg. * 2 RJ-45 Geräte- Anschlüsse Baureihe 9../8..* 3 Status LED Busadapter 4 RJ-45 Anschluss PROFINET 5 Konfigurationsschnittstelle (Service) für PC-Anschluss
GAL 16V8. 4. Laboreinheit - Hardwarepraktikum SS 2002 VCC / +5V. Eingang / Clock. 8 konfigurierbare Ausgangszellen. 8 Eingänge GND / 0V.
1. Versuch Programmierbare Logik 4. Laboreinheit - Hardwarepraktikum SS 2002 Am Beispiel des GAL16V8 und eines GAL Development Systems werden die Möglichkeiten und Einsatzgebiete von programmierbare Logikbausteine
Der Chaos Computer Club Trier präsentiert:
Der Chaos Computer Club Trier präsentiert: Die USB und FireWire Story USB & FireWire Entwicklung Funktionsweise Gemeinsamkeiten Unterschiede Zukunft Wie sah die Welt vorher aus? Und die Schnittstellen?
Teach-Dongle Rev 1.1. Teach-Dongle. Rev 1.1 Stand Okt
Teach-Dongle - 1 - - 2 - 1. Allgemeines Inhaltsverzeichnis 1.1 Informationen zum Teach-Dongle Überblick Features 1.2 Rechtliches Urheberrechte Warenzeichen 1.3 EMV Anmerkungen zur EMV 2. Hardwarebeschreibung
Ein Vortrag von Kamal Laghmari im Fach: Technische Informatik
Vortrag über FPAA`s Ein Vortrag von im Fach: Technische Informatik Inhalt o Einführung in FPAA`s o Funktionsweise o Architektur o Switched Capacity (SC) o Entwicklungsmethoden o Anwendungsgebiete oausblick
2.5.2 Prinzipieller Aufbau eines Boundary-Scan-fähigen Bausteins. 2.5 Boundary Scan (JTAG)
2.5 Boundary Scan (JTAG) JTAG = Joint Test Action Group (für Boundary Scan verantwortliches Gremium) 2.5.2 Prinzipieller Aufbau eines Boundary-Scan-fähigen Bausteins Boundary-Scan-Zelle 2.5. Überblick
Programmierbare Logik mit GAL und CPLD. Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein
Programmierbare Logik mit GAL und CPLD Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein R.Oldenbourg Verlag München Wien 999 Inhaltsverzeichnis Vorwort..2.2..2.2.2.3.3.4
Die Kleinsteuerung Comat BoxX (Mit Sprachmodul)
Automatisierungsgeräte Die Kleinsteuerung Comat BoxX (Mit Sprachmodul) SMS Relay / Comat BoxX 6 Programmierung über PC Umfangreiche Funktionsbaustein-Bibliothek Fernsteuerung und Sprachmeldung über Telefon-Festnetz
AOI in Kombination umfassende Qualitätssicherung komplexer Baugruppen. Dr. Jörg Schambach GÖPEL electronic GmbH
AOI in Kombination umfassende Qualitätssicherung komplexer Baugruppen Dr. Jörg Schambach GÖPEL electronic GmbH Inhalt Automatisierter Test von Infotainmentkomponenten Warum Automatisierung von Steuergerätetests?
Recording Server Version SP B
Technische Mitteilung Deutsch Recording Server Version 8.11.10 SP B VideoNetBox II Version 1.0.0 / 2017-02-09 1 Zusammenfassung Dieses Dokument beinhaltet Informationen über Neuerungen und Änderungen,
Switch-Board-Datenblatt EB
Switch-Board-Datenblatt EB007-00-1 Inhalt 1. Über dieses Dokument... Error! Bookmark not defined. 2. Allgemeine Information... 3 3. Board-Layout... 4 4. Schaltungsbeschreibung... Error! Bookmark not defined.
GALAXIS EASYWORLD und JTAG
GALAXIS EASYWORLD und JTAG Was man benötigt um GEW (Galaxis Easy World ) wieder ins Leben zu bringen 1. Drucker Kabel 25 pol m/m oder m/w (männlich / männlich ) oder (männlich / weiblich ) 2. JTAG mit
Inhaltsverzeichnis. 4 Die Parametrierung von Variablen Byte - Bit - Muster Word - Bit - Muster 58.
Inhaltsverzeichnis 1 Speicherprogrammierbare Steuerungen und ihre Anwendung.. 1 1.1 Hardware - Software 4 1.2 Die Programmspeicher einer SPS 6 1.3 Programmdarstellungen einer SPS 9 1.3.1 Stromlaufplan
Fortbildungsmodule >> Elektrotechnik. Präzisierung zu Modulbereich Mikrocontroller [E61] Teilmodul E611 Grundlagen Mikrocontrollertechnik (µc)
![Fortbildungsmodule >> Elektrotechnik. Präzisierung zu Modulbereich Mikrocontroller [E61] Teilmodul E611 Grundlagen Mikrocontrollertechnik (µc)](/thumbs/55/36092411.jpg "Fortbildungsmodule >> Elektrotechnik. Präzisierung zu Modulbereich Mikrocontroller [E61] Teilmodul E611 Grundlagen Mikrocontrollertechnik (µc)")
B A D E N - W Ü R T T E M B E R G R E G I E R U N G S P R Ä S I D I E N Freiburg // Karlsruhe // Stuttgart // Tübingen Abt. 7 Schule und Bildung Fortbildungsmodule >> Elektrotechnik Präzisierung zu Modulbereich
ASIC. Application-Specific Integrated Circuit. Technische Informatik K. Slotala
ASIC Application-Specific Integrated Circuit Technische Informatik K. Slotala Was ist ASIC? Anwendungsspezifische Schaltung, die fest im Schaltkreis integriert ist An die Anforderungen der Anwender angepasst
I/O Module TIOS Testsysteme. www.tronteq.de
www.tronteq.de I/O Module TIOS Testsysteme TRONTEQ I/O Module I/O Module Funktionsweise TRONTEQ Electronic entwickelt PC-basierte, flexible und robuste I/O Module für die Industrieelektronik und Nutzfahrzeugindustrie.
Entwurf und Optimierung heterogener ASIP-eFPGA-Architekturen
Entwurf und Optimierung heterogener ASIP-eFPGA-Architekturen T. von Sydow, B. Neumann, H. Blume, T. G. Noll Lehrstuhl für Allgemeine Elektrotechnik und Datenverarbeitungssysteme RWTH Aachen Übersicht Motivation
HE-ACS 1-Phasen AC-Quelle VA
HE-ACS 1-Phasen AC-Quelle 250-10.000 VA LEISTUNGSMERKMALE DER AC QUELLE DER SERIE HE-ACS 250 10.000 VA Die neue AC-Quelle der Serie HE-ACS verfügt über eine bewährte lineare Leistungsstufe zur sicheren
ISIT Technologietag 3. März 2010. Echte Integration zwischen Flying Prober ATE und BS Tester. Seica Flying Prober Welt
ISIT Technologietag 3. März 2010 Echte Integration zwischen Flying Prober ATE und BS Tester Seica Flying Prober Welt Boundary Scan? Was ist das? Wozu wird es eingesetzt? Ein Beispiel einer kompletten Integration
Praktikum Analog- und Digitaltechnik. Versuch D3 Bluetooth-steuerung mit Arduino
Praktikum Analog- und Digitaltechnik Versuch D3 Bluetooth-steuerung mit Arduino Inhalt dieses Versuches: Installation und Konfiguration von Software Arduino IDE Ansteuerung einer LED über Bluetooth Vorarbeiten: