BitRecords FPGA Modul XC6SLX9, April

Größe: px

Ab Seite anzeigen:

Download "BitRecords FPGA Modul XC6SLX9, April"

Annika Etta Sternberg
vor 7 Jahren
Abrufe

1 BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-TQGC) Nutzer-IOs LEDs, Taster On-Board 0MHz Oszillator Spannungsversorgung.V SPI Flash zur Speicherung von Konfigurationen und Nutzerdaten -Pin JTAG Header Rastermaß:. mm Maße: x mm Versorgungsspannungen: Zum Betrieb des Moduls ist eine Spannung von.v notwendig. Diese ist an einem der Versorgungspins über die Pinleiste bereitzustellen (siehe Pinbelegungen). Die Betriebsspannung der FPGA-Bänke und somit aller Nutzer-IOs liegt fest bei.v. On-Board Schnittstellen: Das Modul ist bestückt mit Nutzer-LEDs (active high) und einem Taster (active low). Zur synchronen Ablaufsteuerung wurde ein 0MHz Oszillator integriert. Folgende FPGA Pins wurden hierfür verwendet: LED P (FPGA Pin) LED P Taster P 0MHz P Flash Speicher: Der angebundene MBit SPI Flash Speicher (Nymonyx MP) kann auch zur Speicherung von Nutzerdaten verwendet werden. Folgende FPGA Pins wurden hierfür verwendet: D (Serial Data Input) P (FPGA-Pin) Q (Serial Data Output) P BitRecords FPGA Modul XCSLX, April 0

2 C (Serial Clock) S(Chip Select) P0 P Die Flash-Signale W und HOLD sind permanent auf HIGH gelegt. Konfiguration: Die Parametrierung des Moduls erfolgt über einen -Pin JTAG-Header, mit dem Konfigurationsdaten zu Testzwecken direkt in das FPGA oder zum automatischen Laden nach Systemstart in den angebundenen SPI Flash übertragen werden können. Die Konfiguration kann z.b. mittels des Xilinx impact Tools erfolgen. Eine erfolgreiche Konfiguration wird durch die leuchtende DONE-LED angezeigt. Das Speichern der Konfigurationsdaten im Flash erfolgt durch indirekte SPI Programmierung. Eine detaillierte Anleitung befindet sich im Anhang B. Pinbelegungen: Folgende FPGA Pins wurden an die Pinleisten geführt: GND P P P P P P P P P0 P P P0 S 0 0.V P0 P P P P P P P P P P P.V P P P00 P P P P P P P P0 P S 0 0 GND P P P0 P P P P P P P P P P P P0 P P P P P P P S 0 0 P P P P P P P P0 P P Die detaillierten Pinbezeichungen sind im Anhang A aufgeführt. Abmessungen: Symbol Maß (mm) A. B. Done SV JTAG Button C.0 D.0 B C D E. F. SV SV A G. LED LED H.0 E F G I. H I BitRecords FPGA Modul XCSLX, April 0

3 Anhang A: PinOut SV SV Pinleiste FPGA Pinleiste FPGA Pin # Pin # Bank Pinbezeichnung Pin # Pin # Bank Pinbezeichnung GND.V.V GND P IO_LP_ P IO_L0N_GCLK0_ P0 IO_LN_ P IO_LP_GCLK_ P IO_LP_ P IO_LP_ P IO_LN_ P IO_LN_ P IO_LN_ P00 IO_LP_ P IO_LP_ P0 IO_LN_ P IO_LP_ P 0 IO_LP_SCP_0 0 P IO_LN_ 0 P 0 IO_LN_SCP0_0 P IO_LP_ P 0 IO_LP_SCP_0 P IO_LN_ P 0 IO_LN_SCP_0 P IO_LN_ P 0 IO_LP_SCP_0 P IO_LP_ P 0 IO_LN_SCP_0 P IO_LN_ P 0 IO_LP_GCLK_0 P IO_L0P_GCLK_ P 0 IO_LN_GCLK_0 P IO_L0N_GCLK0_ P 0 IO_LP_GCLK_0 P IO_LP_GCLK_ P 0 IO_LN_GCLK_0 P0 IO_LN_GCLK0_ P 0 IO_LN_GCLK_0 0 P IO_LN_ 0 P 0 IO_LP_GCLK_0 P IO_LN_ P 0 IO_LP_0 P IO_LP_ P 0 IO_LN_0 P IO_LN_ P0 0 IO_LP_0 P IO_LP_ P 0 IO_LN_0 P0 IO_LN_ P 0 IO_LP_0 P IO_LP_ P 0 IO_LN_VREF_0 SV OnBoard Pinleiste FPGA Pin # Pin # Bank Pinbezeichnung Signal Pin # Bank Pinbezeichnung P IO_LP_ LED P IO_LN_ P IO_LN_ LED P IO_LP_ P IO_L0N_ Taster P IO_LP_ P IO_LN_ 0MHz P IO_LN_GCLK0_ P0 IO_L0P_ P IO_LP_ Flash P IO_LP_ D P IO_LN_MOSI_ P IO_LN_ Q P IO_LP_DIN_ P IO_LP_GCLK_ C P0 IO_LP_CCLK_ 0 P IO_LN_GCLK_ S P IO_LN_CSO_B_ P IO_LN_GCLK_ P IO_LP_GCLK_ P IO_LP_GCLK_ P IO_LN_ P IO_LP_ P0 IO_LP_ P IO_LN_ P IO_LP_ P IO_LN_ 0 P IO_LN_ BitRecords FPGA Modul XCSLX, April 0

Anhang B: SPI Flash Konfiguration (Xilinx impact) legen sie bei Nutzung des Xilinx ISE Project Navigator vor Erzeugung der bit-datei die Konfigurationsrate für den SPI Flash PROM fest: Generate

4 Anhang B: SPI Flash Konfiguration (Xilinx impact) legen sie bei Nutzung des Xilinx ISE Project Navigator vor Erzeugung der bit-datei die Konfigurationsrate für den SPI Flash PROM fest: Generate Programming File Process Properties Configuration Options Configuration Rate verbinden sie das Modul über ein JTAG Kabel mit dem Rechner und stellen sie die Spannungsversorgung her starten sie Xilinx impact und wählen sie den Boundary Scan Modus das Xilinx Spartan FPGA sollte erkannt werden erzeugen sie aus der bit-datei eine mcs-konfigurationsdatei für den Flash Speicher; wählen sie im Auswahldialog die Option Configure Single FPGA und als Speichergröße MBit BitRecords FPGA Modul XCSLX, April 0

auf das Flash-Icon können sie über die Option Program die Übertragung vornehmen wählen Sie für die Übertragung die Einstellungen Verify und

5 wählen sie nach einem Rechtsklick auf das FPGA-Icon die Option Add SPI/BPI Flash... und selektieren sie im folgenden Dialog die zu speichernde mcs-datei wählen sie den SPI Flash aus (SPI PROM MP) nach einem Rechtsklick auf das Flash-Icon können sie über die Option Program die Übertragung vornehmen wählen Sie für die Übertragung die Einstellungen Verify und Erase before Programming nach einer korrekten Übertragung wird das Programm jedesmal automatisch in das FPGA geladen, sobald die Spannungsversorgung hergestellt wird BitRecords FPGA Modul XCSLX, April 0

Ähnliche Dokumente

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1

BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1 BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-FGGC) Nutzer-IOs On-Board 0MHz Oszillator LEDs, Taster Rastermaß:. mm Maße: x mm