Gleitkommaarithmetik. Erhöhen der Genauigkeit. Grundlagen der Rechnerarchitektur Logik und Arithmetik 124

Transkript

1 Gleitkommaarithmetik Erhöhen der Genauigkeit Grundlagen der Rechnerarchitektur Logik und Arithmetik 124

2 Guard Bit, Round Bit und Sticky Bit Bei der Darstellung der Addition und Multiplikation haben wir vereinfacht die beim Mantissen Alignment rechst heraus geschobenen Bits einfach abgeschnitten. Zum Beispiel: Mantissen Alignment um 5 Stellen Mantisse In Wirklichkeit (z.b. IEEE 754 Spezifikation) wird zur Steigerung der Genauigkeit etwas geschickter vorgegangen. Obiges Beispiel: Mantisse Rechenoperationen finden auf dieser erweiterten Mantisse statt. Grundlagen der Rechnerarchitektur Logik und Arithmetik 125

3 Quiz Wir betrachten 8 Bit Mantissen. Es seien die folgenden beiden binären Zahlen zu addieren. 1, * , * 2 2 Wie sehen Mantisse, Guard Bit, Round Bit und Sticky Bit nach dem Mantissen Alignment aus? 1, * 2 6 1, * Bit Mantisse 8 Bit Mantisse Grundlagen der Rechnerarchitektur Logik und Arithmetik 126

4 IEEE 754 Rounding Modes + / Round toward + Round toward Round toward 0 Round to nearest Synonym Ergebnis Beispiel 21,7 Beispiel 21,7 Ceil Floor Truncate Mantisse M G R S Kleinster Wert nicht kleiner als M Größter Wert nicht größer als M Genau M Wert, der am nächsten zu M liegt Grundlagen der Rechnerarchitektur Logik und Arithmetik 127

5 IEEE Rounding Modes: Round to Nearest Mantisse G R S Eingabe Form bei Tie Rundung Ergebnis M Mantisse 000 Same M = Mantisse Mantisse 001 Down M = Mantisse Mantisse 010 Down M = Mantisse Mantisse 011 Down M = Mantisse Mantisse Down M = Mantisse (Tie) Up M = Mantisse + 1 Mantisse 101 Up M = Mantisse + 1 Mantisse 110 Up M = Mantisse + 1 Mantisse 111 Up M = Mantisse + 1 Grundlagen der Rechnerarchitektur Logik und Arithmetik 128

6 Quiz Was ist das Rundungsergebnis bei Round to Nearest für folgende Instanzen von 8 Bit Mantisse Guard Round Sticky? A.) B.) C.) GRS Mantisse Richtung 001 Down 010 Down 011 Down Down...1 Up 101 Up 110 Up 111 Up Übersicht zu Round to Nearest Grundlagen der Rechnerarchitektur Logik und Arithmetik 129

7 Beispiel für die Genauigkeitssteigerung Wir betrachten 8 Bit Mantissen. Zu addieren sei: 1, * 2 6 (dezimal = 99,0000) + 1, * 2 2 (dezimal = 5,8125) (Summe dezimal = 104,8125) Das Mantissen Alignment und GRS Bits kennen wir schon, also: Rechnung: Mantisse GRS Mantisse Rundung: ohne Ergebnis: 1, * 2 6 1, * 2 6 Dezimal : 105,0 104,5 Also hat man mit GRS Bits und Rundung einen Abstand von 105,0 104,8125 = 0,1875. Ohne GRS Bits und Rundung ist der Abstand 104, ,5 = 0,3125. Grundlagen der Rechnerarchitektur Logik und Arithmetik 130

8 Denormalized Numbers Kleinste mit IEEE754 Single Precision darstellbare normalized Zahl > 0: 1, * Der Exponent 127 ist für die 0 reserviert; die Fraction ist dabei 0:., * Warum die Fraction für Exponent 127 nicht sinnvoll nutzen? Eine Denormalized Number der Form., * bedeutet: 0, * Somit, kleinste mit IEEE754 Single Precision darstellbare Zahl > 0: 0, * = 1,0 * Grundlagen der Rechnerarchitektur Logik und Arithmetik 131

9 Quiz Was ist mit denormalized Numbers bei IEEE 754 Double Precision die kleinste darstellbare Zahl > 0? Erinnerung: IEEE 754 Double Precision: Fraction: 52 Bits Exponent Bias: 1023 Grundlagen der Rechnerarchitektur Logik und Arithmetik 132

10 Webseiten Tipp zum Üben users tima.imag.fr/cis/guyot/cours/oparithm/english/flottan.htm Floating point numbers format Rounding to the nearest Addition and subtraction Grundlagen der Rechnerarchitektur Logik und Arithmetik 133

11 Zusammenfassung und Literatur Grundlagen der Rechnerarchitektur Logik und Arithmetik 134

12 Zusammenfassung Rechnerarithmetik endlich und stimmt damit nicht exakt mit Arithmetik über reellen Zahlen überein Häufig Approximation realer Zahlen Assoziativgesetzt gilt z.b. nicht Hat Konsequenz auf paralleles rechnen Beschränkter Zahlenbereich Overflow, Underflow Wichtigste Entwicklung über die Jahre Zweierkomplement und IEEE 754 In jedem modernen Computer so Grundlagen der Rechnerarchitektur Logik und Arithmetik 135

13 Quiz Annahme es gäbe ein 16 Bit IEEE 754 Floating Point Format mit 5 Bits für den Exponenten. Welcher Zahlenbereich wird durch dieses Format abgedeckt? A: * 2 0 bis * 2 31, 0 B: +/ * 2 14 bis +/ * / 0, +/ 1, NaN C: +/ * 2 14 bis +/ * 2 15, +/ 0, +/ 1, NaN D: +/ * 2 15 bis +/ * 2 14, +/ 0, +/ 1, NaN Grundlagen der Rechnerarchitektur Logik und Arithmetik 136

14 Literatur [PattersonHennessy2012] David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, Signed and Unsigned Numbers 2.6 Logical Operations 3.1 Introduction 3.2 Addition and Subtraction 3.3 Multiplication 3.4 Division 3.5 Floating Point 3.6 Parallelism and Computer Arithmetic: Associativity Grundlagen der Rechnerarchitektur Logik und Arithmetik 137