Rechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
|
|
- Ida Schräder
- vor 7 Jahren
- Abrufe
Transkript
1 Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de
2 Übersicht 1. Organisatorisches 2. Einleitung 3. Repräsentation von Daten 4. Boolesche Funktionen und Schaltnetze 5. Rechnerarithmetik 6. Optimierung von Schaltnetzen 7. Programmierbare Bausteine 8. Synchrone Schaltwerke - 2 -
3 7. Programmierbare Bausteine 7. Programmierbare Bausteine 1. Einleitung 2. Grundbausteine 3. Realisierung von Monomen und Polynomen 4. PLA als Speicher 5. Software PLAs - 3 -
4 7.1 Einleitung Realisierung von Schaltnetzen Gedanken zur Anwendung 1. Problem 2. boolesche Funktion 3. Schaltnetz-Entwurf 4. Schaltnetz-Realisierung Realisierungen hoch-integrierte Schaltung teuer Lohnt sich nur bei großen Stückzahlen. direkte Umsetzung mit Gattern umständlich - 4 -
5 7.1 Einleitung Realisierung mit Gattern - 5 -
6 7.1 Einleitung Realisierung mit Gattern Quelle: en.wikibooks.org/wiki/microprocessor_design/alu, Autor: Poil - 6 -
7 7.1 Einleitung Realisierung mit Gattern - 7 -
8 7.1 Einleitung Alternative Realisierung durch massenhaft produzierte darum preisgünstige nach der Fertigstellung in ihrer Funktion noch beeinflussbare funktional vollständige also universelle Standardbausteine Programmable Logic Array (PLA) Varianten PAL, PROM, FPGA,... (zum Teil eingeschränkte Funktionalität) - 8 -
9 7.1 Einleitung Programmable Logic Array (PLA) Datenblatt von Lattice - 9 -
10 7. Programmierbare Bausteine 7. Programmierbare Bausteine 1. Einleitung 2. Grundbausteine 3. Realisierung von Monomen und Polynomen 4. PLA als Speicher 5. Software PLAs
11 7.2 Grundbausteine PLA Grundbausteine Name Typ,, Identer 0 y x Addierer 1 x x Multiplizierer 2 y x y Negat-Multiplizierer 3 y x Funktional vollständig?
12 7.2 Grundbausteine PLA Grundbausteine Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer 3 Funktional vollständig! UND-Verknüpfung: Typ 2,, = ODER-Verknüpfung: Typ 1,, = Negation: Typ 3, 1, = 1 =
13 7.2 Grundbausteine Aufbau eines PLA
14 7.2 Grundbausteine PLA für f : {0, 1} {0, 1} Wie wählt man die Bausteintypen?
15 7. Programmierbare Bausteine 7. Programmierbare Bausteine 1. Einleitung 2. Grundbausteine 3. Realisierung von Monomen und Polynomen 4. PLA als Speicher 5. Software PLAs
16 7.3 Realisierung von Monomen und Polynomen Auswahl der Bausteine Feststellung Erinnerung jede Funktion als Polynom darstellbar Polynom = Disjunktion einiger Monome Erster Schritt Wie realisieren wir Monome? exemplarisch am Beispiel
17 7.3 Realisierung von Monomen und Polynomen Realisierung von Monomen Beispiel: Monom Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer 3 x 1 x 2 x 3 x
18 7.3 Realisierung von Monomen und Polynomen Realisierung von Monomen Beispiel: Monom x 1 x 1 Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer 3 x = 1 x 3 x
19 7.3 Realisierung von Monomen und Polynomen Realisierung von Monomen Beispiel: Monom x 1 x 1 Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer = 1 x 2 x = 1 2 x 3 x
20 7.3 Realisierung von Monomen und Polynomen Realisierung von Monomen Beispiel: Monom x 1 x 1 Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer = 1 x 2 x = 1 2 x 3 x x
21 7.3 Realisierung von Monomen und Polynomen Realisierung von Monomen Beispiel: Monom x 1 x 1 Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer = 1 x 2 x = 1 2 x 3 x x 4 2 x =
22 7.3 Realisierung von Monomen und Polynomen Realisierung von Monomen Beispiel: Monom x 1 x 1 Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer = 1 x 2 x 2 Monomrealisierung = 1 2 x 3 x x 4 2 x 4 falls Variable fehlt Typ 0 falls vorkommt Typ 2 falls vorkommt Typ =
23 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beobachtung für f : {0, 1} {0, 1} k verschiedene Monome m 1, m 2,..., m k in n Zeilen und k Spalten realisierbar Wie können wir f realisieren, z.b. f = m 1 m 2 m 4?
24 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer 3 m 1 m 2 m 3 m
25 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer 3 m 1 m 2 m 3 m =
26 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer 3 m 1 m 2 m 3 m
27 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer 3 m 1 m 2 m 3 m
28 7.3 Realisierung von Monomen und Polynomen Das Bild kann zurzeit nicht angezeigt werden. Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer
29 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer 3 m 1 m 2 m 3 m Warum ein Grundbaustein für das Weglassen eines Monoms?
30 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beispiel: Polynom f = m 1 m 2 m 4 Name Typ,, Identer 0 Addierer 1 Multiplizierer 2 Negat-Multiplizierer 3 m 1 m 2 m 3 m m 1 m 2 m 3 m 4 Warum ein Grundbaustein für das Weglassen eines Monoms?
31 7.3 Realisierung von Monomen und Polynomen PLA: ein konkretes Beispiel
32 7.3 Realisierung von Monomen und Polynomen PLA: ein konkretes Beispiel
33 7.3 Realisierung von Monomen und Polynomen Realisierung von Polynomen Beobachtung 1 für f : {0, 1} {0, 1} k verschiedene Monome m 1, m 2,..., m k in n Zeilen und k Spalten realisierbar Beobachtung 2 Wir können jede Funktion f : {0, 1} {0, 1}, für deren Polynom insgesamt k Implikanten ausreichen, mit einem PLA mit n + m Zeilen und k Spalten realisieren
34 7. Programmierbare Bausteine 7. Programmierbare Bausteine 1. Einleitung 2. Grundbausteine 3. Realisierung von Monomen und Polynomen 4. PLA als Speicher 5. Software PLAs
35 7.4 PLA als Speicher PLA als ROM Aufgabe: Speichere 2 Wörter der Länge m. w 0 = w 0,0 w 0,1 w 0,2 w 0,m 1 {0, 1} w 1 = w 1,0 w 1,1 w 1,2 w 1,m 1 {0, 1} w 2 = w 2,0 w 2,1 w 2,2 w 2,m 1 {0, 1} w n 2 1 = w n 2 1,0 w n 2 1,1 w n 2 1,2 w n 2 1,m 1 {0, 1} Benutze PLA mit n + m Zeilen, 2 Spalten Beobachtung m 2 Zellen für m 2 zu speichernde Bits mindestens erforderlich Adressierung mit jeweils n Bits in n zusätzlichen Zeilen
36 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 = 8 Wörter jeweils 6 Bits
37 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 = 8 Wörter jeweils 6 Bits
38 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 = 8 Wörter jeweils 6 Bits Beispiel lies w
39 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 = 8 Wörter jeweils 6 Bits Beispiel lies w 5 5 = (101) 2 x 2 = 1 x 1 = 0 x 0 =
40 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 = 8 Wörter jeweils 6 Bits Beispiel lies w 5 5 = (101) 2 x 2 = 1 x 1 = 0 x 0 =
41 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 = 8 Wörter jeweils 6 Bits Beispiel lies w 5 5 = (101) 2 x 2 = 1 x 1 = 0 x 0 =
42 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 = 8 Wörter jeweils 6 Bits Beispiel lies w 5 5 = (101) 2 x 2 = 1 x 1 = 0 x 0 =
43 7.4 PLA als Speicher Beispiel n = 3, m = 6 2 = 8 Wörter jeweils 6 Bits Beispiel lies w 5 : 5 = (101) 2 x 2 = 1 x 1 = 0 x 0 = 1 Anmerkung PLAs mit festem UND-Teil werden als PROM verkauft
44 7.4 PLA als Speicher Zwischen-Fazit PLAs PLAs sind preiswerte, universelle Bausteine, die beliebige boolesche Funktionen leicht realisierbar machen, Minimalpolynomdarstellungen motivieren, Speicherung von 2 Wötern der Länge m in einem (n + m) 2 -PLA erlauben. Nachteil nur einmal programmierbar Wie kann man PLAs beliebig neu programmierbar machen?
45 7. Programmierbare Bausteine 7. Programmierbare Bausteine 1. Einleitung 2. Grundbausteine 3. Realisierung von Monomen und Polynomen 4. PLA als Speicher 5. Software PLAs
46 7.5 Software PLAs Software-PLAs Beobachtung vier verschiedene Typen, mit zwei Bits codierbar Idee erweitere PLA-Baustein um zwei zusätzliche Eingaben, die den Baustein-Typ codieren
47 7.5 Software PLAs Software-PLAs Beobachtung vier verschiedene Typen, mit zwei Bits codierbar Idee erweitere PLA-Baustein um zwei zusätzliche Eingaben, die den Baustein-Typ codieren Lösung f 1 und f 2 als Funktionen von (s, t, x, y) darstellen f 1 (s, t, x, y) = y t x f 2 (s, t, x, y) = x
48 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Typ,, 0 y x 1 x x 2 y x y 3 y x
49 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Typ,, 0 y x 1 x x 2 y x y 3 y x
50 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Typ,, 0 y x 1 x x 2 y x y 3 y x
51 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Typ,, 0 y x 1 x x 2 y x y 3 y x
52 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Typ,, 0 y x 1 x x 2 y x y 3 y x
53 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Typ,, 0 y x 1 x x 2 y x y 3 y x
54 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Typ,, 0 y x 1 x x 2 y x y 3 y x
55 7.5 Software PLAs Darstellung von f 1 und f 2 als Funktionen Typ,, 0 y x 1 x x 2 y x y 3 y x
56 7.5 Software PLAs Software-PLAs Bemerkung zum Einsatz Beobachtung für ein n m-pla werden zur Programmierung 2nm Bits gebraucht. Man kann diese 2nm Bits gut in einem PROM speichern. Fazit einfache und günstige Realisierung von booleschen Funktionen besonders geeignet für kleine Stückzahlen besonders geeignet bei nur temporärem Gebrauch
57 7.5 Software PLAs Varianten von PLAs PAL (Programmable Array Logic) PLA nur UND-Array ist programmierbar einmal programmierbar GAL (Generic Array Logic) PLA nur UND-Array ist programmierbar löschbar (UV-Licht oder elektrisch) CPLD (Complex Programmable Logic Device) programmierbare AND/OR-Matrix programmierbare Rückkopplung Ein-/Ausgabeblöcke aus Registern FPGA (Field Programmable Gate Array) ähnlich CPLD, aber beliebige Funktion im Grundbaustein realisierbar
58 7. Programmierbare Bausteine 7. Programmierbare Bausteine 1. Einleitung 2. Grundbausteine 3. Realisierung von Monomen und Polynomen 4. PLA als Speicher 5. Software PLAs
Rechnerstrukturen, Teil 1
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 18/19 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches
MehrRechnerstrukturen WS 2013/14
Rechnerstrukturen WS 2013/14 1 Boolesche Funktionen und Schaltnetze 2 Hazards (Wiederholung/Abschluss) 3 Programmierbare Bausteine Einleitung Einsatz von PLAs 4 Sequenzielle Schaltungen Einleitung Folien
MehrRechnerstrukturen WS 2012/13
WS 2012/13 Boolesche Funktionen und Schaltnetze Hazards (Wiederholung/Abschluss) Programmierbare Bausteine Einleitung Einsatz von PLAs Sequenzielle Schaltungen Einleitung Hinweis: Folien teilweise a. d.
MehrRechnerstrukturen. Michael Engel und Peter Marwedel. Sommer TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik Sommer 2014 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 15. Mai 2014 1/50 1 Boolesche Funktionen
MehrRechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 2013 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 13. Mai 2013 1 Programmierbare
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrF Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrHardware Programmierbare Logik
Hardware Programmierbare Logik Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2010/2011 Hardware Programmierbare Logik 1/23
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrF Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrKapitel 6 Programmierbare Logik. Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage
Kapitel 6 Programmierbare Logik Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage Kapitel 6: Programmierbare Logik und VLSI Seite Kapitel 6: Programmierbare Logik
MehrF. Technologische Grundlagen
F. Technologische Grundlagen F.1. Einordnung Bisher: - wenige Schaltkreise pro Chip, - feste Verdrahtung. Nun: - Generischer Schaltkreis, - Löschen & programmieren, - Umfangreiche Funktionalität, - Einstellbare
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrTeil V. Programmierbare Logische Arrays (PLAs)
Teil V Programmierbare Logische Arrays (PLAs) 1 Aufbau von PLAs Programmierbares Logisches Array (PLA): Programmierbarer Einheitsbaustein aufgebaut als ein Gitter (Array) von Basisbausteinen (Zellen).
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrD. Programmierbare Logik
D. Programmierbare Logik Bisher: - wenige Schaltkreise pro Chip, - feste Verdrahtung. Nun: - Generischer Schaltkreis, - Löschen & programmieren, - Umfangreiche Funktionalität, - Einstellbare Logikfunktionen,
MehrRechnerstrukturen, Teil 1
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 18/19 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches
MehrFPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen.
FPGA Field Programmable Gate Array im Unterschied zu anderen PLD-Architekturen. Kasdaghli Ameni Inhalt. Die Klassifizierung von ASIC 2. Simple Programmable Logic Device SPLD 3. Complex Programmable Logic
MehrASIC Application-Specific Integrated Circuit
ASIC Application-Specific Integrated Circuit Technische Informatik Henning Rob Sonntag, 21. Januar 2018 Agenda Einführung Schaltungsentwurf Arten von ASICs 21.01.2018 ASIC - Henning Rob 2 Agenda Einführung
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 15/16
Rechnerstrukturen, Teil Vorlesung 4 SWS WS 5/6 Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls-www.cs.tu-.de Übersicht. Organisatorisches 2.
MehrRechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 203 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 2. Mai 203 Boolesche Funktionen
MehrAb 5.11.: Vorlesung im HSG H.001
Rechnerstrukturen WS 202/3 Ab 5..: Vorlesung im HSG H.00 Boolesche Funktionen und Schaltnetze KV-Diagramme Beschreibung und Beispiel Minimalpolynome Algorithmus von Quine und McCluskey Einleitung, Berechnung
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Tri-State Ausgangslogik Ausgang eines
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 15/16
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 15/16 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrRechnerstrukturen, Teil 1
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 18/19 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches
Mehr13 Programmierbare Speicher- und Logikbausteine
13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares
MehrDuE-Tutorien 4 und 6. Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery. WOCHE 8 AM
DuE-Tutorien 4 und 6 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery WOCHE 8 AM 11.12.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 16. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Inhalt Wiederholung: Gleitkommadarstellung Konstruktion Normalisierte /
MehrRechnerstrukturen. Michael Engel und Peter Marwedel. TU Dortmund, Fakultät für Informatik SS 2013
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 2013 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 27. Mai 2013 1 Speicher SRAM-Realisierung
MehrTechnische Informatik (RO)
Technische Informatik (RO) Informationskodierung (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6) Sequentielle Schaltungen (7) Ablaufsteuerung (8) Fortsetzung Teil
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 9. Vorlesung Klaus Kasper Inhalt Realisierung digitaler Systeme Nutzung isplever Automaten Moore-Automat Mealy-Automat Beispiel Übung Massenspeicher Digitaltechnik 2 2 Realisierung
MehrFPGA. Field Programmable Gate Array
FPGA Field Programmable Gate Array FPGA Was ist das? Das FPGA ist ein relativ neuer, programmierbarer Baustein, der zum Aufbau digitaler, logischer Schaltungen dient. Aufbau Ein FPGA besteht aus einzelnen
MehrRechnerstrukturen. Michael Engel und Peter Marwedel WS 2013/14. TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik WS 2013/14 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 21. Oktober 2013 1/33 1 Boolesche
MehrRechnerorganisation 5. Vorlesung
Rechnerorganisation 5. Vorlesung Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen
MehrRechnerorganisation. H.-D. Wuttke `
Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrProgrammierbare Logik CPLDs. Studienprojekt B Tammo van Lessen
Programmierbare Logik CPLDs Studienprojekt B Tammo van Lessen Gliederung Programmierbare Logik Verschiedene Typen Speichertechnologie Komplexe Programmierbare Logik System On a Chip Motivation Warum Programmierbare
MehrASIC. Application-Specific Integrated Circuit. Technische Informatik K. Slotala
ASIC Application-Specific Integrated Circuit Technische Informatik K. Slotala Was ist ASIC? Anwendungsspezifische Schaltung, die fest im Schaltkreis integriert ist An die Anforderungen der Anwender angepasst
MehrRechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke 08
Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: : BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau
MehrKapitel 3 - PLA und Flip-Flops
Kapitel 3 - PLA und Flip-Flops Programmable Logic Array (PLA) Die Idee eines PLAs ist, dass bei der Chipherstellung ein homogenes Feld von Transistoren erzeugt wird. Die eigentliche Funktionalität wird
MehrBoolesche Algebra (1)
Boolesche Algebra (1) Definition 1: Sei B = Σ 2 = {0,1} das Alphabet mit den Elementen 0 und 1. Seien auf B die 3 Operatoren einer Algebra wie folgt definiert für x,y aus B: x+y := Max(x,y), x y := Min(x,y),
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrDuE-Tutorien 17 und 18
DuE-Tutorien 17 und 18 Tutorien zur Vorlesung Digitaltechnik und Entwurfsverfahren Christian A. Mandery TUTORIENWOCHE 8 AM 23.12.2011 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum
MehrProgrammierbare Logik mit GAL und CPLD. Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein
Programmierbare Logik mit GAL und CPLD Einführung in die Schaltungsentwicklung mit Logikbausteinen in ISP-Technologie von Christian Ellwein R.Oldenbourg Verlag München Wien 999 Inhaltsverzeichnis Vorwort..2.2..2.2.2.3.3.4
MehrTechnische Grundlagen der Informatik
Technische Grundlagen der Informatik WS 2008/2009 17. Vorlesung Klaus Kasper WS 2008/2009 Technische Grundlagen der Informatik 1 Wiederholung ROM Inhalt Realisierung digitaler Systeme Endliche Automaten
MehrRechnerstrukturen. Michael Engel und Peter Marwedel WS 2013/14. TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik WS 2013/14 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 20. November 2013 1/48 1 Sequenzielle
MehrBoolesche (Schalt-) Algebra (8)
Boolesche (Schalt-) Algebra (8) Karnaugh-Diagramm ist eine graphische Technik zur Darstellung und Vereinfachung von Booleschen Ausdrücken ist eine andere, zweidimensionale Darstellung von Wahrheitstabellen
MehrRechnerstrukturen WS 2012/13
Speicher SRAM-Realisierung Register Schieberegister Datenbus WS 2012/13 Taktung von Digitalrechnern Takt- und Phasenableitung Zusammenfassung Anhang Ausblick Hinweis: Folien teilweise a. d. Basis von Materialien
MehrAuswertung. Hinweise. Einführung in die Technische Informatik WS 2006/2007 Probeklausur. Aachen, 02. November 2006 SWS: V2/Ü2, ECTS: 4
Professor Dr.-Ing. Stefan Kowalewski Dipl.-Inform. Andreas Polzer Dipl.-Inform. Ralf Mitsching LEHRSTUHL INFORMATIK XI SOFTWARE FÜR EINGEBETTETE SYSTEME Aachen, 02. November 2006 SWS: V2/Ü2, ECTS: 4 Einführung
MehrTechnische Informatik (RO)
Technische Informatik (RO) Informationskodierung (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6) Sequentielle Schaltungen (7) Ablaufsteuerung (8) Fortsetzung Teil
MehrDigital Design 2 Schaltnetze (kombinatorische Logik) Digital Design
2 Schaltnetze (kombinatorische Logik) Schaltnetze realisieren eine Schalt- oder Vektorfunktion Y = F (X) X: Eingangsvektor mit den Variablen x 0, x 1, x n Y: Ausgabevektor mit den Variablen y 0, y 1, y
MehrRechnerorganisation 5. Vorlesung
Rechnerorganisation 5. Vorlesung Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen
MehrRechnerstrukturen. Michael Engel und Peter Marwedel. Sommer TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik Sommer 2014 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 19. Mai 2014 1/43 1 Sequenzielle
MehrRechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 2013 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 13. Mai 2013 1 Sequenzielle
MehrMartin V. Künzli Marcel Meli. Vom Gatter zu VHDL. Eine Einführung in die Digitaltechnik. : iasms!wil5i-8sb*l!f. 3. Auflage. zh aw
Martin V. Künzli Marcel Meli Vom Gatter zu VHDL Eine Einführung in die Digitaltechnik : iasms!wil5i-8sb*l!f 3. Auflage zh aw Inhaltsverzeichnis 1. Begriffe und Definitionen 1 1.1 Logische Zustände 1 1.2
MehrRechnerstrukturen WS 2012/13
Rechnerstrukturen WS 2012/13 Boolesche Funktionen und Schaltnetze Schaltnetze Rechner-Arithmetik Addition Bessere Schaltnetze zur Addition Carry-Look-Ahead-Addierer Multiplikation Wallace-Tree Hinweis:
MehrRechnerorganisation 5. Vorlesung
Rechnerorganisation 5. Vorlesung Mathematische Grundlagen (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen
MehrRechnerstrukturen WS 2012/13
WS 2012/13 Sequenzielle Schaltungen Einleitung (Wiederholung) Modellierung mit Automaten Synchrone Schaltwerke Einleitung Flip-Flops Schaltwerk-Entwurf Einleitung von Neumann-Addierwerk Hinweis: Folien
MehrRechnerstrukturen WS 2012/13
Rechnerstrukturen WS 202/3 Boolesche Funktionen und Schaltnetze Repräsentationen boolescher Funktionen (Wiederholung) Normalformen boolescher Funktionen (Wiederholung) Repräsentation boolescher Funktionen
MehrRechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 2013 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 15. April 2013 1 Repräsentation
MehrMinimalpolynome und Implikanten
Kapitel 3 Minimalpolynome und Implikanten Wir haben bisher gezeigt, daß jede Boolesche Funktion durch einfache Grundfunktionen dargestellt werden kann. Dabei können jedoch sehr lange Ausdrücke enstehen,
MehrKlausur "Informatik I" vom Teil "Rechnerstrukturen"
Seite 1 von 6 Seiten Klausur "Informatik I" vom 20.2.2001 Teil "Rechnerstrukturen" Aufgabe 1: Binäre Informationsdarstellung (18 Punkte) 1.1 Gleitkommazahlen: Gegeben sei eine 8-bit Gleitkommazahl-Darstellung
Mehr3 Verarbeitung und Speicherung elementarer Daten
3 Verarbeitung und Speicherung elementarer Daten 3.1 Boolsche Algebra Definition: Eine Boolsche Algebra ist eine Menge B mit den darauf definierten zweistelligen Verknüpfungen (+,*) sowie der einstelligen
MehrSPKC. Inhalte der Vorlesung. Signalprozessoren und Kommunikationscontroller. Prof. Dr.-Ing. Peter Schulz. Signalprozessoren
Signalprozessoren und Kommunikationscontroller für den Schwerpunkt Telekommunikationstechnik: für alle anderen Schwerpunkte: Pflichtfach Wahlpflichtfach Inhalte der Vorlesung Signalprozessoren Systemarchitekturen
MehrÜbung zu Grundlagen der Technischen Informatik
Grundlagen der Technischen Informatik 9. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 9. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Aufgabe 4: Multiplexer und De-Multiplexer
MehrRechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1
4. WICHTIGE SCHALTNETZE (c) Peter Sturm, University of Trier 1 Wichtige Schaltnetze Häufig verwendete Grundfunktionen Umwandeln (Decoder) Verteilen (Multiplexer) und Zusammenfassen (Demultiplexer) Arithmetisch-
MehrInhaltsverzeichnis. 1 Einleitung 1
vn 1 Einleitung 1 2 Codierung und Zahlensysteme... 3 2.1 Codes... 3 2.2 Dualcode....4 2.3 Festkonnna-Arithmetik im Dualsystem... 5 2.3.1 Ganzzahlige Addition im Dualsystem... 5 2.3.2 Addition von Festkommazahlen...
MehrGrundstruktur von Schaltwerken
Digitaltechnik Teil1.1 THEMA Grundstruktur von Schaltwerken Beschreibung Schaltwerke benutzen im Gegensatz zu einfachen Netzwerken auch Speicherbausteine, d.h. sie haben ein Gedächnis, die Schaltung kann
MehrKlausur "Informatik I" vom Teil "Rechnerstrukturen"
Seite 1 von 6 Seiten Klausur "Informatik I" vom 19.2.1999 Teil "Rechnerstrukturen" Aufgabe 1: Binäre Informationsdarstellung (18 Punkte) Folgende Gleitkommadarstellung werde im folgenden zugrundegelegt
MehrTechnische Informatik (RO)
Technische Informatik (RO) Informationskodierung (1) Boolesche Algebren: BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6) Sequentielle Schaltungen (7) Ablaufsteuerung (8) Fortsetzung Teil
MehrAufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + Aufgabe 2. Aufgabe 3
Logischer Entwurf Digitaler Systeme Seite: 1 Übungsblatt zur Wiederholung und Auffrischung Aufgabe 1 Minimieren Sie mit den Gesetzen der Booleschen Algebra 1.1 f a ab ab 1 = + + 1.2 f ( ) ( ) ( ) 2 = c
MehrKombinatorische Logik. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
Kombinatorische Logik Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Überblick Analog- und Digitaltechnik Boolesche Algebra Schaltfunktionen Gatter Normalformen
MehrRechnerstrukturen WS 2012/13
Rechnerstrukturen WS 2012/13 Repräsentation von Daten Repräsentation von Texten (Wiederholung) Repräsentation ganzer Zahlen (Wiederholung) Repräsentation rationaler Zahlen (Wiederholung) Repräsentation
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Analoge und digitale Hardware bei
MehrAnwenderprogrammierbare
4. Einteilung der Programmiertechnologien Programmable logic device (PLD) Field programmable gate array (FPGA) Zusammenfassende Bewertung S. A. Huss / Folie 4-1 Einteilung der Programmiertechnologien Programmierung
MehrEntwurf integrierter Schaltungen
1.2 Entwurf integrierter Schaltungen Entwurf integrierter Schaltungen Randbedingungen Strukturorientierte Klassifizierung integrierter Schaltungen Flexibilität hat ihren Preis Optimierte Individualisten
MehrII. Grundlagen der Programmierung
II. Grundlagen der Programmierung II.1. Zahlenssteme und elementare Logik 1.1. Zahlenssteme 1.1.1. Ganze Zahlen Ganze Zahlen werden im Dezimalsstem als Folge von Ziffern 0, 1,..., 9 dargestellt, z.b. 123
Mehr, SS2012 Übungsgruppen: Do., Mi.,
VU Technische Grundlagen der Informatik Übung 3: Schaltnete 83.579, SS202 Übungsgruppen: Do., 9.04. Mi., 25.04.202 Aufgab: Vereinfachung mittels KV-Diagramm Gegeben ist folgende Wahrheitstafel: e 0 Z Z
MehrEntwurf integrierter Schaltungen
Navigation Entwurf integrierter Schaltungen Entwurf integrierter Schaltungen Klassifizierung nach Struktur Flexibilität hat ihren Preis Individualisten Marktorientierte Einteilung Kosten und Stückzahlen
MehrDie Zahl ist: (z 2, z 1, z 0 ) (z ) : 7 = 0 Rest z 2
Übungen zur Vorlesung Technische Informatik I, SS Hauck / Guenkova-Luy / Prager / Chen Übungsblatt 4 Rechnerarithmetik Aufgabe : a) Bestimmen Sie die Darstellung der Zahl 3 zur Basis 7. 3 = 7 (Sehen Sie
Mehr4.Vorlesung Rechnerorganisation
Mario.Trams@informatik.tu-chemnitz.de, 22. April 2004 1 Inhalt: 4.Vorlesung Rechnerorganisation technischer Hintergrund der von uns verwendeten Experimentierhardware kurze Einführung in das Altera Entwicklungssystem
MehrAnalyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten
Analyse von Ansätzen zur Beschleunigung von SAT - Lösern durch dedizierte Hardware Komponenten E. Zenker 9. November 2011 1 / 28 Gliederung 1. Field Programmable Gate Array - FPGA 2. Satisfiability Testing
MehrGrundlagen der Informationsverarbeitung:
Grundlagen der Informationsverarbeitung: Boolesche Funktionen, Schaltnetze und Schaltwerke Prof. Dr.-Ing. habil. Ulrike Lucke Durchgeführt von Prof. Dr. rer. nat. habil. Mario Schölzel Maximaler Raum für
MehrPrüfungsklausur 1608/1609 SS 2013 Aufgabenteil 1608
Prüfungsklausur 1608/1609 SS 2013 Aufgabenteil 1608 Prof. Dr. W. Schimann, Prof. Dr. J. Keller 14.09.2013 1 FernUniversität Hagen Prüfungsklausur Computersysteme 14.09.2013 Seite 2 Inhaltsverzeichnis 1
MehrDigitaltechnik II SS 2007
Digitaltechnik II SS 27 Vorlesung mit begleitendem Praktikum Klaus Kasper Achtung! Vorlesung am 3.4.27 fällt aus! Nächste Vorlesung am 2.4.27! Organisation des Praktikums Betreuung: Michael Müller, Klaus
MehrTechnische Informatik 1
Wolfram Schiffmann Robert Schmitz Technische Informatik 1 Grundlagen der digitalen Elektronik 4., neu bearbeitete und erweiterte Auflage Mit 236 Abbildungen und 38 Tabellen Springer 1. Grundlagen der Elektrotechnik
MehrOutline Automaten FSM Synthesis FSM in VHDL FSM auf FPGA. State Machines. Marc Reichenbach und Michael Schmidt
State Machines Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 34 Gliederung Endliche Automaten Automaten Synthese FSM Beschreibung in VHDL
MehrLösung 2.1 PROM - Dual-zu-Siebensegmentdecoder
Lösung 2. PROM - Dual-zu-Siebensegmentdecoder Die Ziffern bzw. Buchstaben sollen auf der Siebensegmentanzeige gemäß der Abbildung dargestellt werden: 0 2 3 4 5 6 7 8 9 0 2 3 4 5 Die Ansteuerung der Leuchtsegmente
MehrProgrammierbare Logik
Programmierbare Logik Programmierung Input PLD Programmable Logic Device Output Liers - PEG-Vorlesung WS2000/2001 - Institut für Informatik - FU Berlin 1 /X X Grundgedanke Input Matrix Logikverknüpfung
MehrVLSI-Entwurf. Vorlesung Pierre Mayr. FAKULTÄT FÜR ELEKTROTECHNIK UND INFORMATIONSTECHNIK Lehrstuhl für Integrierte Systeme
VLSI-Entwurf Vorlesung 2 25.10.2013 Pierre Mayr FAKULTÄT FÜR ELEKTROTECHNIK UND INFORMATIONSTECHNIK Lehrstuhl für Integrierte Systeme Ziel der Vorlesung Probleme bei der Herstellung kennen Den Weg vom
MehrTheorie des Logikentwurfs
Inhaltsverzeichnis Inhaltsverzeichnis Zusammenfassung Theorie des Logikentwurfs Michael Gregorius Version vom 16. September 003 1 Boolesche Funktionen, Schaltkreise, Kostenmaße 4 1.1 Schaltkreise/Straight
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 15/16
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 15/16 Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht 1. Organisatorisches
MehrASIC s (Application Specific Integrated Circuit)
6. Semester Hard- und Softwaretechnik ASIC s (Application Specific Integrated Circuit) Andreas Zbinden Gewerblich-Industrielle Berufsschule Bern, GIBB Zusammenfassung Das vorliegende Dokument zeigt eine
MehrArbeitstitel: DV-Infrastruktur
Arbeitstitel: DV-Infrastruktur Überblick über die Lehrveranstaltung Rechnerarchitektur Betriebssysteme Rechnernetze Einf. in die WI 1 - DV-Infrastruktur WS03/04 1 Rechnerarchitektur Einf. in die Technologie
MehrKapitel 10. (Mehrstufige) Schaltkreise. Übersicht. é Technologien é Definition, Kosten é Semantik von kombinatorischen Schaltkreisen, Simulation
Kapitel 0 (Mehrstufige) Schaltkreise Bernd Becker Technische Informatik I Übersicht é Technologien é Definition, Kosten é Semantik von kombinatorischen Schaltkreisen, Simulation é Teilschaltkreise, Hierarchischer
Mehr