Digitalelektronik. Philipp Fischer. 9. Dezember 2002

Transkript

1 Digitalelektronik Philipp Fischer 9. Dezember

2 Inhaltsverzeichnis Einfache TTL-Schaltungen 4 EOR-Logik 5 Realisation verschiedener Logiken 5 Addierer 6 Parity-Check 6 Multiplexer 7 Basis Flip-Flop 7 R-S Flip-Flop 7 J-K Flip-Flop 7 Aufbau einer Quarz-Uhr 8 2

3 Der Versuch Digitalelektronik beschäftigt sich mit der Funktionsweise von logischen Schaltungen verschiedenster Art. Die Schaltungen liegen in integrierten Schaltkreisen, den ICs, vor. Einfache Schaltungen wie Flip-Flops, Addierer oder Parity-Check werden mit Logik-ICs realisiert und durch Boole sche Gleichungen beschrieben. Komplexere Schaltungen wie beispielsweise verschiedene Zähler oder Schieberegister, arithmetische Einheiten oder schließlich die Quarz-Uhr verwenden dann umfangreichere ICs. Die Modellbeschreibungen zu verschiedenen Schaltungen, besonders den Flip- Flops befinden sich in Protokoll RS-Flip Flop, D-Flip Flop, J-K-Flip Flop, Zählschaltungen, Elektronik Praktikum / Digitaler Teil im Anhang. 3

4 Einfache TTL-Schaltungen Zuerst werden am Baustein SN 7400, der vier NAND-Gatter umfasst, die Funktionsweise und die Anschlüsse realisiert. Bei diesem Baustein wirkt ein nicht angeschlossener Eingang als logische 1. EOR-Logik Es wird der Baustein SN 7486 untersucht. Er stellt vier XOR-Gatter zur Verfügung. Das XOR-Gatter kann auch aus NAND-Gattern gebaut werden. Ebenso das Gatter XOR gemäß Abbildung 1: XOR-Gatter aus NANDs Realisation verschiedener Logiken Boole sche Logik für die Realisation eines AND-Gatters aus NANDs: a b = (a b) (a b) Abbildung 2: AND-Logik aus NAND-Gattern Boole sche Logik für die Realisation eines NOR-Gatters aus NANDs: a b = (a a) (b b) (a a) (b b) Das erzeugen einer NAND-Schaltung aus AND-Gatter sowie einer NAND- Schaltung aus EOR-Gattern ist nicht möglich. Addierer Entwurf eines Volladdierers mittels gängiger Gatter: 4

5 Abbildung 3: NOR-Logik aus NAND-Gattern Abbildung 4: der Volladdierer aus AND- und OR-Gattern Die Rechenzeit des 4-bit Addierers läßt sich nicht wesentlich verkürzen, da die Rechnung alle Volladdierer nacheinander duchlaufen muß, da die Rechnung an einem Volladdierer erst beginnen kann, wenn der Übertrag des Vorgängers anliegt. Kürzere Rechenzeiten kann man durch möglichst kurze Leitungen erreichen. Parity-Check Der Parity-Check wir mit nacheinandergeschalteten XOR-Gattern realisiert: Die Paritäts-Prüfung wird in Datenübertragungsprotokollen verwendet, oder allgemein zum Verifizieren der Gültigkeit von Daten, indem die Parität des Orginals mit der der Kopie verglichen wird. Sie ist allerdins nicht besonders sicher und wird nur bei kurzen Datenworten verwendet (z. B. 8 bit), da sie schon bei 2 gleichzeitig auftretenden Fehlern nicht mehr gültig ist. 5

6 Abbildung 5: Paritätsprüfung mit XOR-Gattern Multiplexer Multiplexer sind Schaltungen, mit denen eine Auswahl getroffen werden kann. Ein Multiplexer hat n Eingänge, einen Ausgang und mehrere Steuereingänge. Über die Steuereingänge wir festgelegt, welcher der n Eingänge in den Ausgang durchgeleitet werden soll. Beispielsweise hat ein 4-zu-1 Multiplexer 4 Eingänge, 2 Steuerleitungen und einen Ausgang. Demultiplexer funktionieren in umgekehrter Weise. Sie haben einen Eingang, der auf verschiedene Ausgänge durch die Steuerleitung geleitet werden kann. Basis Flip-Flop Die einfach Basis-Flip-Flop Schaltung fuktioniert als Speicherzelle. An den Eingängen angelegte Zustände bleiben beim Trennen der Eingangssignale in der Schaltung erhalten und können an den Ausgängen abgerufen werden. R-S Flip-Flop Über die hinzugefügte Steuerleitung, die gewöhnlich von einem clock-signal belegt wird, können die Eingagnssignale kontrolliert in das Flip-Flop eingespeist werden, ohne daß eventuell verbotene Zustände eintreten. J-K Flip-Flop Das JK-Flip-Flop besitzt einen Master- und einen Slave-Speicher. Über den Inverter werden die beiden Teile immmer genau versetzt beschaltet. Ein in den Master-Teil geladener Zustand wird beim Umspringen der Clock in den Slave- Teil geladen. Dadurch das die Ausgänge des hinteren Speichers mit den Eingängen des vorderen über kreutz verbunden sind, wird der Zustand umgekehrtin den vorderen Speicher geladen. Bei einem sauberen clock-signal kann man ein Signal 6

7 der halben Frequenz an einem der Ausgänge des JK-Flip-Flops abnehmen. Somit funktioniert das JK-Flip-Flop als Untersetzer. 7

8 Aufbau einer Quarz-Uhr Eine kleine Quarz-Schaltung liefert den Versorgungstakt für die Schaltung der Digitalen Uhr. Das Taktsignal beträgt am Eingang 4 khz. Der Sinn der Schaltung besteht vorerst darin, dieses Signal auf Sekundentakt zu untersetzen. Die Untersetzung erreicht man durch verschiedene nacheinandergeshcaltete Dezimalzähler, wobei jeder dieser Zähler den Takt auf ein Zehntel untersetzt, bis 4 Hz vorliegen. In zwei weiteren Schritten wird der Takt dann zweimal halbiert, so daß relativ genau 1 Hz vorliegt. Dieses Signal wird in einen weiteren Dezimalzähler gegeben, an dessen Ausgängen dann die erste Anzeige stattfindet, und zwar die Einerstelle der Sekundeanzeige. Der zehnfach untersetzte Takt am Ausgang Q 3 dieses Bausteins wird in einen 1:12-Teiler geleitet. Dieser gibt dann die Zehnerstelle (es wird nur bis 6 gezählt) auf den LCD-Block der Sekundenanzeige aus. Mit dem dadurch 60-fach untersetzten Takt werden dann die Minuten gezählt. Die Schaltung für den Minutenzähler entspricht der des Sekundenzählers. Vom Minutenzähler aus wird der Sundenzähler - bestehend aus zwei Dezimalzählern - angesteuert bzw. getaktet. Durch die Konjunktion der Leitungen Q 0 vom Stunden- Einer und Q 1 vom Stunden-Zehner wird mit erreichen des Wertes 12 die Stundenanzeige zurückgesetzt, indem das Ergebnis der Konjunktion auf die Reset- Eingänge der Zähler gegeben wird. so folgt auf die Anzeige der Zahl 11 erst für die Gatterlaufzeit eine 12 und dann stellt sich die Anzeige auf 00 um. Die Quarz-Schaltung Zur Ansteuerung der Quarzuhr-Schaltung wird ein Quarz verwendet. Ein Quarz ist in diesem fall ein kleines Piezoelektrisches Element, daß durch seine Schwingung ein regelmäßiges elektrisches Signal liefert. Da die Frequenz dieses Signals im Megahertz-Bereich liegt muß sie untersetzt werden. Dies geschieht teilweise schon auf der Schaltungsplatine, die in dem Versuch verwendet wird. Sie liefert dann ein Signal der Frequenz 4 khz. 8

9 Abbildung 6: Schematischer Schaltungsgraph einer Quarzuhr; verwendete Bausteine: Dezimalzähler; :12-Teiler 9