MikroController der 8051-Familie

Größe: px

Ab Seite anzeigen:

Download "MikroController der 8051-Familie"

Sophia Bieber
vor 7 Jahren
Abrufe

1 i Dipl.-Ing. Roland Dilsch MikroController der 8051-Familie Aufbau, Funktion, Einsatz Vogel Buchverlag

2 Inhaltsverzeichnis Vorwort 5 1 Was ist ein MikrocontroUer? Aufbau eines Computers Entstehung des MikroControllers Unterschiede zwischen MikrocontroUer und Mikroprozessor Einsatzgebiete der MikrocontroUer 15 2 Hardware des 8051/ Takterzeugung Quarze Keramikresonatoren Allgemeines zur Oszillatorbeschaltung Fremdsynchronisation Interner und externer Speicher Interner Programmspeicher Der 8051 mit EPROM Interner Datenspeicher Verlustleistungsreduktion Power-down-Mode Idle-Mode Ruhestromversorgung des internen RAMs CPU-Timing Chipinternes Zeitverhalten Steuersignale für externe Speicherbausteine Timer/Counter Timer/Counter 0 und 1 - Modes 0 bis Timer 2 Capture-, Auto-Reload- und Baudrate-Generator-Mode Special-Function-Register Bitadressen Default-Werte Stack-Pointer Data-Pointer Power-Control-Register Timer-Control-Register Timer-Modus-Register Serial-Port-Control-Register Datenpuffer der seriellen Schnittstelle Interrupt-Enable-Register Interrupt-Priority-Register Timer-2-Control-Register Program-Status-Word Akkumulator B-Register 39 7

3 2.7 Interrupt-Behandlung Interrupt-Quellen Abarbeitung von Interrupts Antwortzeiten der Interrupts Serielle Schnittstelle Mode 0-Senden und Empfangen Model-Senden und Empfangen Modes 2 und 3 - Multicontroller-Kommunikation, Senden und Empfangen Baudrate-Generierung mit Timer 1 und Ports0bis Schreiben nach einem Port-Timing und Flankensteilheit Fan out der Ports READ-MODIFY-WRITE-Befehle Zugriff auf externe Speicher oder 16-Bit-Speicherzugriff ALE-Signal Ladevorgang von Ein-, Zwei- und Drei-Byte-Befehlen Signal PSEN.._ 1 _ Signale WR und RD Speicherverwaltung Programmspeicher Datenspeicher- Aufbau des internen und Struktur des unteren RAM-Bereichs Zusammenfassung der Eigenschaften der MikrocontroUer 8051 und Befehlssatz des Bit-und byteorientiertes Arbeiten Länge der Befehle Ausführungszeiten Adressierungsarten Allgemeines zur Adressierung Registeradressierung Direkte Adressierung Indirekte Adressierung Unmittelbare Adressierung Indirekte Registeradressierung Verschiedene Befehlsarten Befehle zur Datenübertragung: allgemeine Transport-, Akkumulatorund Befehle des Data-Pointers Arithmetische Befehle für Addition, Subtraktion, Multiplikation und Division Logische und boolesche Befehle Steuerbefehle: unbedingte CALLs und JUMPs, bedingte JUMPs Transportbefehle MOV MOVC MOVX PUSH POP XCH XCHD 87 8

4 3.7 Arithmetische Befehle ADD ADDC SUBB INC DEC MULundDIV DA Logische und boolesche Befehle Logische Befehle Boolesche Befehle Steuerbefehle CALL JUMP Länge und Ausführungszeiten der Befehle Übersicht über die von den einzelnen Befehlen beeinflußten Flags Der Hardware des 80515/ Timer 2 des Eingangsschaltung Betriebsarten des Timers 2: Reload, Capture und Compare Serielle Schnittstelle Special-Function-Registerdes Bitadressen der SFR HO Default-WertederSFR HO IENO-Register IENl-Register IPO-undIPl-Register IRCON-Register CCEN-Register T2CON-Register ADCON-Register ADDAT-Register DAPR-Register Systemtakt-Ausgang Mehrfachfunktion der Ports Watchdog-Timer Aufgabe Arbeitsweise Handhabung Interrupt-Struktur Prioritäten der Interrupts Interrupt-Quellen Einsprungadressen der Interrupt-Vektoren Timer-2-Interrupt A/D-Wandler-Interrupt Externer Interrupt Externer Interrupt Externe Interrupts 4,5 und Rücksetzen der Interrupt-Request-Flags A/D-Wandler Steuerung des A/D-Wandlers 126 9

5 Eingangsschaltung des A/D-Wandlers Referenzspannungen des A/D-Wandlers Auflösung des A/D-Wandlers 127 Erhöhung der Wandlerauflösung 127 Anpassung des Wandlers an unterschiedliche Eingangsspannungen Programmierung der internen Referenzspannungen Genauigkeit der internen Referenzspannungen Genauigkeit des A/D-Wandlers 130 Quantisierungsfehler 130 Offsetfehler 131 Linearitätsfehler 131 Verstärkungsfehler 132 Monotonie- und Missing-Code-Fehler Portierungvon8051-Applikationenaufden Ruhestromversorgung Reset-Schaltung Interrupt-Steuerung mit externem EPROM Zusammenfassung der Eigenschaften Der Hardware des 80517/ Stromspar-Modi Speicherbereiche des Timer/Counter des TimerOundl Timer 2 und Compare-Timer Serielle Schnittstellen SFRdes Default-Wert ADCONO-Register ADCONl-Register Interrupt-Priority-Register Multiplikations-/Divisions-Register Portsdes Port Port Port Port A/D-Wandlerdes Interrupt-Struktur des Interrupt-Prioritätsebenen Interrupt-Quellen Interrupts der seriellen Schnittstelle Interrupt des Compare-Timers Multiplikations-/Divisions-Einheit Watchdog-Timer Zusammenfassung der Eigenschaften Entwicklungsumgebung Compiler Softwarebibliotheken Emulatoren Bond-out-Chips

6 7 Weitere Mitglieder der 8051-Familie Der83C Der83C Der83C Der83C Der83C Glossar 157 Stichwortverzeichnis

Ähnliche Dokumente

8051Speicherorganistaion. SFR u. oberer Datenspeicherbereich teilen sich den SPECIAL FUNCTION REGISTER. gleichen Adreßbereich. indirekt adressierbar

8051Speicherorganistaion. SFR u. oberer Datenspeicherbereich teilen sich den SPECIAL FUNCTION REGISTER. gleichen Adreßbereich. indirekt adressierbar intern (auf CPU) PROGRAMMSPEICHER extern 2K bis 64K ROM 051: 4K max 64K 051:64K 051Speicherorganistaion 13.04.2000 - v3 extern interner XRAM DATENSPEICHER intern (auf CPU) SPECIAL FUNCTION REGISTER SFR