Technische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1

Größe: px

Ab Seite anzeigen:

Download "Technische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1"

Erna Geisler
vor 7 Jahren
Abrufe

1 E-1 Technische Grundlagen der Informatik 2 SS 2009 Einleitung R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt

2 Lernziel E-2 Verstehen lernen, wie ein Rechner auf der Mikroarchitektur-Ebene funktioniert, wie die Komponenten der Mikroarchitektur zusammenspielen, was Maschinenprogramme sind und wie sie durch die Hardware interpretiert werden, und wie man einen Computer bzw. sein Komponenten durch eine Hardware- Beschreibungssprache beschreiben und simulieren kann. Die Mikroarchitektur-Ebene implementiert die sogen. ISA-Ebene, ISA=Instruction Set Architecture. ISA Sicht des Maschinenprogrammierers auf die Maschine Mikroarchitektur implementiert die Interpretation der Maschinenbefehle durch Logik, Speicher etc. Die ISA beschreibt die Funktion der Maschinenbefehle und die durch ihn ansprechbaren Objekte (Speicher, Register, Operationen, Interrupts) aus der Sicht des Maschinenprogrammierers. (Inhalt von Grundl. der Informatik 3)

3 Schichtenmodell E-3 Software GdI 1,2 virtuelle Maschine Laufzeitsystem Betriebssystem Maschinenarchitektur (ISA = Instruction Set Architecture) "Software-Sicht" auf die Maschine GdI 3 Prozessor Hardware-Bausteine TGdI 2 (Arbeitsweise und Struktur eines Prozessors "Mikroarchitektur") TGdI 1 (Logischer Entwurf)

4 Mehrprozessor-Chip: IBM Power 6 E Dual Core 3,5-4,7 MHz, 789 Mio Trans. 241 mm2, 65 nm

5 Intel Pentium Processor Extreme Edition E-5 Desktop-Prozessor Dual Core HyperThreading 65 nm Architektur 2x2 MB Level 2 Cache bis 3,73 GHz Takt bis 1066 MHz Front Side Bus ca. 206 mm² groß (Die Size) ca. 230 Mio. Transistoren Intel

6 Multi-Core E-6 Core Cache Core Cache Core Cache Shared Cache Core Cache Processor name Cores AMD Phenom 4 IBM POWER6 2 IBM POWER7 8 Intel Core 2 Quad 4 Sun UltraSPARC T2 (Niagra) 8

7 Sun UltraSPARC T2 E-7 8 Sparc cores, 8 threads each

8 IBM CELL BE E-8 heterogen 6 SPE (RISC-Slaves) 1 Power Proc (Master)

9 Inhalt der Vorlesung E-9 V. Verilog 0. Zeichencodierung (Kap. 0) 1. Zahlendarstellungen (Kap. 1) 3. Mikroalgorithmen und Rechenwerke für die Grundrechenarten (Kap. 3) 4. Steuerwerk und Operationswerk (Kap. 4) 5. Modellprozessor DINATOS (Kap. 5) 6. MIPS Prozessor (aus Computer Organization & Design) MIPS Befehle (Kap. 6) Implementierung des Operationswerks (Kap. 7) Implementierung des Steuerwerks (Kap. 8) Mehrtakt-Implementierung (Kap. 9) Pipeline-Implementierung (Kap. 10) 7. Historische Entwicklung und Mikroprozessoren (Kap. 11) 8. Aktuelle Prozessorarchitekturen (Kap. 12)

10 Literatur E-10 Hoffmann, R.: Rechnerentwurf: Rechenwerke, Mikroprogrammierung, RISC. 3. Aufl. Oldenbourg München Als Online-Skripte zur Verfügung gestellt, die im Rahmen der VL wesentlichen Kapitel: Kapitel 1: Zahlendarstellungen Kapitel 3: Mikroalgorithmen und Rechenwerke für die Grundrechenarten Teil-Skript: Zeichencodierungen (von M. Halbach) Diverse Materialen zu VERILOG HDL Patterson und Hennessy: Computer Organization & Design. Morgan Kauffmann (Elsevier) 1998, 4th Ed in Deutsch: Rechnerorganisation und entwurf, 3. Aufl Davon werden nur die hardwarebezogenen Kapitel verwendet. Rechenberg, P.: Was ist Informatik? 3. Aufl. München: Hanser, 2000 Rechenberg, P.; Pomberger, G. (Hrsg.): Informatik-Handbuch. 3. Aufl. München: Hanser 2002 H. Liebig, Flik : Rechnerorganisation, Springer Verlag A. Tanenbaum und J. Goodman: Computerachitektur, Prentice Hall

Ähnliche Dokumente

Technische Informatik I, SS 2001

Technische Informatik I, SS 2001 Technische Informatik I SS 2001 PD Dr. A. Strey Abteilung Neuroinformatik Universität Ulm Inhalt Einführung: Überblick über die historische Entwicklung der Rechnerhardware Teil 1: Digitale Logik kurzer