Von-Neumann-Architektur

Größe: px

Ab Seite anzeigen:

Download "Von-Neumann-Architektur"

Götz Waldfogel
vor 6 Jahren
Abrufe

1 Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd.. Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 1

2 Von-Neumann-Architektur Speicher beinhaltet sowohl die Daten zur Programmsteuerung (ppppp) als auch die Verarbeitungsdaten (ddddd). Der Speicher besteht aus einer geordneten Folge von Speicherplätzen, die mit Hilfe einer Nummer bzw. Adresse identifiziert werden können. Die Inhalte der Speicherplätze sind binär kodierte Daten. Sie können gelesen, aber auch überschrieben werden. Speicherzugriffe erfordern neben der Angabe einer Zugriffsfunktion (Lesen/Schreiben) unbedingt die Angabe einer Speicherplatzadresse. Das Rechenwerk (ALU=Arithmetic Logic Unit) kann durch das Steuerwerk bereitgestellte Daten bearbeiten, z.b. Zahlen addieren. Mit Hilfe des Ein- und Ausgabewerkes kann der Computer Daten von der Außenwelt anfordern bzw. an diese ausgeben. Das Steuerwerk (CU=Control Unit) hat die Aufgabe, die automatische Programmabarbeitung zu organisieren. Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 2

3 Programmabarbeitung für Von-Neumann-Maschinen Programm besteht aus sinnvoller zeitlichen Abfolge elementarer Anweisungen an das Steuerwerk, sog. Maschinenbefehle. Voraussetzung bei Programmstart: binär kodierten Maschinenbefehle des Programms und zugehörigen Verarbeitungsdaten sind im Speicher. Der Bediener stellt die Adresse des ersten zu bearbeitenden Befehles am Steuerwerk ein und startet die Abarbeitung. Das Steuerwerk muss dann zyklisch: den aktuellen Maschinenbefehl im Speicher lesen den Befehl interpretieren ggf. Operanden im Speicher lesen die Bearbeitung durch Rechen- oder Ein-/Ausgabewerk anstoßen Adresse des vorgesehenen Nachfolgebefehls bestimmen. Ein spezieller HALT-Befehl kann zum Beenden des Zyklus führen. Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 3

4 Befehlssatz / Befehlsklassen Die Menge aller Maschinenbefehle eines Rechners wird als Befehlssatz bezeichnet. Befehle können in den folgenden Klassen zusammengefasst werden: Arithmetische Befehle (z.b. Addition) Logische Befehle (z.b. UND) Bitmanipulationsbefehle (z.b. Shift) Sprung- und Testbefehle (z.b. JMP, BRZ) Transportbefehle (z.b. LDA) Steuerbefehle (z.b. HALT, NOP) Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 4

5 Kommunikation zwischen CPU und Speicher Zentraleinheit (CPU) Rechenwerk (ALU) Steuerwerk (CU) Kontrollinformation (unidirektional) Adressinformation (unidirektional) Dateninformation (bidirektional)?? Speicher...ppppp...dddddd.. Ein- und Ausgabewerk (Peripherie) Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 5

6 Kommunikationsarten Direkte Kommunikation: Indirekte Kommunikation: Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 6

7 Bus-Systeme Datenaustausch zwischen Digitalen Baugruppen und Bausteinen Unidirektionaler Bus in einer Richtung Bidirektionaler Bus in beiden Richtungen Parallele Bussysteme (8, 16, 32, 64-Bit) bestehen aus mehreren Sammelleitungen Serielle Bussysteme (Sender legt einzelne Bits nacheinander auf die Leitung) Maximal eine Sender, n Empfänger Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 7

8 Transportmedium Kommunikation mit Transportmedium Zentraleinheit (CPU) Rechenwerk (ALU) Steuerwerk (CU) Steuerbus Adressbus Datenbus Speicher...ppppp...dddddd.. Ein- und Ausgabewerk (Peripherie)... Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 8

9 SP SR PC Akku Aufbau der CPU Datenbus Registersatz Steuerwerk Instruktionszähler Akkumulator Rechenwerk Instruktionsdekoder Status- Register Stack- Register Hilfsregister Universalregister ALU Adressbus Steuerbus Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 9

10 SP R3 SR R2 PC R1 Aufbau der CPU Datenbus Steuerwerk Instruktionsdekoder Instruktionszähler Status- Register Hilfsregister Registersatz Stack- Register Universal- Register 1 Universal- Register 2 Universal- Register Universalregister Rechenwerk ALU Adressbus Steuerbus Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 10

11 Hilfsregister Instruktionszähler (PC-Register): Speicheradresse zum nächsten ausführbaren Befehl. Zum Laden eines Befehls wird Registerinhalt zur Adressierung verwendet und anschließend um eins erhöht. Sprung an eine feste Speicherstelle wird durch einfaches Überschreiben des PC-Registers erreicht. Statusregister (SR): Wird vom Rechenwerk beschrieben z.b. Carry-Bit, Negativ-Bit, Zero-Bit Stapelregister (Stack Pointer (SP)): Zur Verwaltung von Unterprogrammen Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 11

12 SP R3 SR R2 PC R1 Aufbau der CPU Datenbus Steuerwerk Instruktionsdekoder Instruktionszähler Status- Register Hilfsregister Registersatz Stack- Register Universal- Register 1 Universal- Register 2 Universal- Register Universalregister Rechenwerk ALU Adressbus Steuerbus Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 12

13 Addierer-Subtrahierer S 4 S 3 S 2 S 1 Z B4 A4 4 B3 A3 AAA B2 A2 B1 A1A1 Auswahl & & & & & & & & Komplement =1 =1 =1 =1 =1 =1 =1 =1 S4 Z4 Z3 Z2 Z1 S4 S3 S2 S A A A A B B B B A+B B-A A-B A-B-2 Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 13

14 Addierer-Subtrahierer S 4 S 3 S 2 S 1 Z B4 A4 4 B3 A3 AAA B2 A2 B1 A1A1 Auswahl & & & & & & & & Komplement =1 =1 =1 =1 =1 =1 =1 =1 S4 S3 S2 S C C C C C1+A C1-A C1+A C1-A C1+B C1+B-1 C5 S4 C C1-B C1-B-2 Z4 Z3 Z2 Z C1+A+B C1+B-A C1+A-B C1-A-B-2 Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 14

15 Arithmetisch-logische Einheit (ALU) Wahlweise: Addierer-Subtrahierer Und-Verknüpfung Oder-Verknüpfung Exklusiv-Oder-Verknüpfung 2 zusätzliche Steuerbits zur Umschaltung der 4 Modi Insgesamt gibt es damit (inklusive C1) 128 Befehle Benötigt werden (ohne C1) nur 13 Befehle, deshalb: Umcodierung mit 4-Bit-Code Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 15

16 SP R3 SR R2 PC R1 Aufbau der CPU Datenbus Steuerwerk Instruktionsdekoder Instruktionszähler Status- Register Stack- Register Hilfsregister Registersatz Universal- Register 1 Universal- Register 2 Universal- Register Universalregister Rechenwerk ALU Adressbus Steuerbus Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 16

17 Befehlsausführung 1. Befehl: Fetch Decode Execute Write Zykluszeit 2. Befehl: Fetch Decode Execute Write Befehlsholphase (Fetch) Decodierphase (Decode) Ausführungsphase (Execute) Speicherphase (Write) Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 17

18 Befehlsliste des Modellprozessors Nr. Befehl Code Beschreibung 0 NOP 0000 Wartezyklus (no Operation) 1 LDA #n 0001 Lädt den Akkumulator mit dem Wert n 2 LDA (n) 0010 Lädt den Akkumulator mit dem Inhalt der Speicherstelle n 3 STA n 0011 Lädt den Akkumulatorinhalt in die Speicherstelle n 4 ADD #n 0100 Erhöht den Akkumulator um den Wert n 5 ADD (n) 0101 Erhöht den Akkumulator um den Inhalt der Speicherstelle n 6 SUB #n 0110 Erniedrigt den Akkumulator um den Wert n 7 SUB (n) 0111 Erniedrigt den Akkumulator um den Inhalt der Speicherstelle n 8 JMP n 1000 Lädt den Instruktionszähler mit dem Wert n 9 BRZ #n 1001 Addiere n auf den Instr.-Zähler, falls das Zero-Bit gesetzt ist 10 BRC #n 1010 Addiere n auf den Instr.-Zähler, falls das Carry-Bit gesetzt ist 11 BRN #n 1011 Addiere n auf den Instr.-Zähler, falls das Negations-Bit gesetzt ist Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 18

19 Struktur des Modellprozessors 4-Bit Prozessor (Registerbreite 4 Bit) 4-Bit Adressbus (16 Speicherplätze) 4(8)-Bit Datenbus 4-Bit Instruktionsformat 4-Bit Akkumulator: Setzen /Erhalten/Akkumulieren (Addition/Subtraktion) - 4 Bit Programmzähler Laden/ Inkrementieren / Akkumulieren - keine Universalregister, kein Stack-Pointer - 3-Bit Statusregister Zero, Carry, Negative - 1 Befehl pro Taktzyklus Technische Informatik 1 SS 2017 Dr. Kurt Sutter Kap. 2 Folie 19

Ähnliche Dokumente

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu