Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.!
|
|
|
- Ludo Weiß
- vor 6 Jahren
- Abrufe
Transkript
1 Fakultät Informatik Institut für Technische Informatik VLSI-Entwurfssysteme, Diagnostik und Entwurf! Test & Diagnose digitaler! Systeme,! Prüffreundlicher Entwurf.! Norman Seßler! Dresden, !
2 Gliederung! 1. Allgemeine Testprinzipien! 2. Defekte und Fehlermodelle! 3. ATPG! 4. Sequentielle Schaltungen! 5. DFT! TU Dresden, ! Test & Diagnose! Folie 2 von 21!
3 01 Allgemeine Testprinzipien! Neue Produkte müssen geprüft werden, ob sie funktionsfähig sind und ihren Zweck erfüllen! Getestet wird in verschiedenen Stadien der Hardwareentwicklung! Ziel: fehlerfreier Entwurf, fehler- und defektfreies Produkt, damit wenige Ausfälle auftreten und geringe Folgekosten entstehen! Fehler erzeugen höhere Kosten je später sie entdeckt werden! Erschöpfender Test fast nie möglich, deshalb Konstruktion von sinnvollen Testfällen! TU Dresden, ! Test & Diagnose! Folie 3 von 21!
4 01 Allgemeine Testprinzipien! TU Dresden, ! Test & Diagnose! Folie 4 von 21!
5 02 Defekte und Fehlermodell! Defekte sind Fehler, die während der Produktion im Bauteil auftreten! Fehlermodell ist eine mathematische Beschreibung wie ein Defekt das Verhalten des Designs verändert! Stuck-at-Fault: jede Leitung eines Schaltkreises kann auf einem bestimmten logischen Wert feststecken, bei n Leitungen 2n mögliche Fehler! Brückenfehler: 2 Leitungen sind verbunden, obwohl sie es nicht sein sollten, dies führt zu wired-or oder wired-and Logikfunktion, nur physikalisch benachbarte Leitungen müssen betrachtet werden! Stuck-open-Fehler: eine Leitung ist durchtrennt und weder mit Vcc noch mit Gnd verbunden, ein oder mehrere Inputs abgetrennt! Delay Fehler: Signal hat korrekten Wert, aber langsamer als normal! TU Dresden, ! Test & Diagnose! Folie 5 von 21!
6 03 ATPG! Test-Pattern-Generierung! Aus Komplexitätsgründen werden meist nur Einzellfehler angenommen! Defekte müssen als elektrisches oder logisches Verhalten modellierbar sein! Ein Fehler muss durch beschränkten Aufwand durch Änderungen an den Primären Eingängen einstellbar und gleichzeitig an den primären Ausgängen sichtbar sein! Ein Testvektor sollte dabei möglichst viele Fehler erkennen! TU Dresden, ! Test & Diagnose! Folie 6 von 21!
7 03 ATPG! Beispiel! TU Dresden, ! Test & Diagnose! Folie 7 von 21!
8 03 ATPG! Beispiel! Ein vollständiger Testsatz für dieses Beispiel! a! b! c! d! 0! 0! 1! 0! 0! 1! 0! 1! 1! 0! 0! 0! 1! 0! 1! 1! TU Dresden, ! Test & Diagnose! Folie 8 von 21!
9 03 ATPG! Automatisierte-Test-Pattern-Generierung! Ablaufskizze! Erstellen einer Fehlerliste aufgrund des Fehlermodells! Gutsimulation mit bestimmten Testvektoren! Simulation des fehlerbehafteten Netzwerks! Vergleich der Werte an korrespondierenden Ausgängen Gutnetzwerks und des fehlerbehafteten Netzwerks! Markieren (oder streichen) der entdeckten Fehler aus der Fehlerliste! Solange bis alle Fehler entdeckt wurden oder Fehlerüberdeckungsgrad hoch genug ist! Fehlersimulation kann als Modellierung und Simulation des Testvorganges angesehen werden! TU Dresden, ! Test & Diagnose! Folie 9 von 21!
10 03 ATPG! Automatisierte-Test-Pattern-Generierung! Reduktion der Fehlerliste! Die Fehlerliste kann verringert werden indem äquivalente und dominierte Fehler gestrichen werden! TU Dresden, ! Test & Diagnose! Folie 10 von 21!
11 03 ATPG! Automatisierte-Test-Pattern-Generierung! Reduktion der Fehlerliste! Statt des Fehlers auf der Ausgangsleitung können die äquivalenten Fehler auf der Eingangsleitung betrachtet werden! Da innerhalb eines Netzwerkes eine Gatter-Eingangsleitung gleichzeitig Ausgangsleitung eines davorliegenden Gatters ist, können Fehler zurückgeschoben werden, jeweils unter Beachtung der Funktion des Gatters, bis zu den primären Eingängen oder Fan-out-Leitungen! TU Dresden, ! Test & Diagnose! Folie 11 von 21!
12 03 ATPG! Automatisierte-Test-Pattern-Generierung! Reduktion der Fehlerliste! TU Dresden, ! Test & Diagnose! Folie 12 von 21!
13 03 ATPG! Automatisierte-Test-Pattern-Generierung! Nachdem alle pseudozufällig erzeugten Testvektoren simuliert wurden und noch Fehler in der Fehlerliste stehen, müssen dafür explizit Testvektoren generiert werden! Für diese Aufgabe gibt es spezielle Verfahren, wie den D-Algorithmus! Es gibt Weiterentwicklungen wie PODEM- oder FAN-Verfahren! Entscheidungen werden aufgrund bestimmter Heuristiken getroffen, die zu schnelleren Lösungen führen! Qualität der ATPG wird anhand der abgedeckten Fehlermodelle, Anzahl der Testvektoren, Fehlerabdeckung und der benötigten Zeit bestimmt! TU Dresden, ! Test & Diagnose! Folie 13 von 21!
14 04 Sequentielle Schaltungen! TU Dresden, ! Test & Diagnose! Folie 14 von 21!
15 04 Sequentielle Schaltungen! Für kombinatorische Schaltungen gibt es einige sehr effektive TPG-Algorithmen! Es ist aber nicht möglich diese unmittelbar auf sequentielle Schaltungen zu übertragen, da die Speicherzustände berücksichtigt werden müssen! Um einen Fehler zu erregen und zu einem primären Ausgang zu propagieren sind oft sehr lange Folgen von Eingangsvektoren notwendig! Kombinatorische Algorithmen nur anwendbar, wenn man die FFs gezielt setzen kann! TU Dresden, ! Test & Diagnose! Folie 15 von 21!
16 05 DFT! Design for Testability! Alle Maßnahmen, die zur Verbesserung von wenigstens einem der folgenden vier Punkte führen! 1. Initialisierbarkeit! 2. Fehlersteuerbarkeit! 3. Fehlerbeobachtbarkeit! 4. Vermeiden potentieller Defekte! Ziele: Test zu vereinfachen oder gar erst zu ermöglichen, dabei aber möglichst wenig Pins, Logik und Verdratung zu verbrauchen! Designänderungen, die den Zugang zu internen Schaltkreiselementen gewährleisten um so z.b. die internen Zustände zu verändern! Scan-Path-Verfahren weit verbreitet! Anzahl an Testpins ist begrenzt, deshalb kann man Testdaten für einzelne Scan- Chains komprimieren! TU Dresden, ! Test & Diagnose! Folie 16 von 21!
17 05 DFT! JTAG! Mittlerweile Synonym für den IEEE Standard (Standard Test Access Port und Boundary-Scan Architecture)! BSDL (Boundary Scan Description Language) Teil des Standards! TAP (Test Access Port) mit 4 I/O Pins und optional TRST! TAP Controller! Instruction Register! Data Registers! Inzwischen wird JTAG vermehrt auch zur Konfiguration von FPGAs und CPLDs sowie zum Programmieren und Debuggen von Mikrocontrollern verwendet! TU Dresden, ! Test & Diagnose! Folie 17 von 21!
18 05 DFT! JTAG! TU Dresden, ! Test & Diagnose! Folie 18 von 21!
19 05 DFT! JTAG! TU Dresden, ! Test & Diagnose! Folie 19 von 21!
20 Vielen Dank für Ihre Aufmerksamkeit!! TU Dresden, ! Test & Diagnose! Folie 20 von 21!
21 Quellen! [1] Scheffer, Louis, EDA for IC system design, verification, and testing, 2006! [2] Prof. Dr.-Ing. habil. Bernd Straube, Vorlesung Logiksimulation und Test! [3] [4] TU Dresden, ! Test & Diagnose! Folie 21 von 21!
Entwurfsverfahren digitaler Schaltungen
Fakultät für Elektrotechnik und Informationstechnik Lehrstuhl für Entwurfsautomatisierung Univ.-Prof. Dr.-Ing. Ulf Schlichtmann Entwurfsverfahren digitaler Schaltungen III. Testverfahren 1. Fehlerdiagnose
Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge
Automatische Boundary Scan Testgenerierung für scanunfähige Schaltungspartitionen durch modellbasierte Werkzeuge Martin Borowski, GÖPEL electronic GmbH GÖPEL electronic GmbH 2014 Boundary Scan Testprogrammerstellung
Ein großer Teil des Aufwands beim Entwurf einer integrierten Schaltung beinhaltet die Analyse der Entwurfsergebnisse zur Überprüfung auf Einhaltung
2.10 Test Test Test und Verifikation Test Chip-Ausbeute Testbarkeitsindex Testqualität Vollständiger Test kombinatorischer Schaltungen Vollständiger Test sequentieller Schaltungen Testdurchführung Testmuster
JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN?
JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN? Dipl.-Ing. Mario Berger, GÖPEL electronic GmbH, Jena 1 Das Testen einer integrierten Schaltung Seit es integrierte Schaltungen gibt besteht
Marco Sliwa. Regional Sales Manager Deutschland JTAG Technologies B.V.
Boundary Scan von der Entwicklung bis zur Produktion Marco Sliwa Regional Sales Manager Deutschland JTAG Technologies B.V. Überblick JTAG Technologies Gegründet 1993 Weltweit führendes Unternehmen im Bereich
Lösung 4.1 Stuck-at-Fehler
Lösung 4. Stuck-at-Fehler Zuerst stellen wir die Wertetabelle für die gegebene Schaltung auf: Tabelle für c s-a-: a b c d e f g h i ( c d) ( e f) ( g h) Tabelle für f s-a-: a b c d e f g h i ( c d) ( e
Einführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris VHDL VHDL Akronym für Very High-Speed Integrated Circuit Hardware Description Language
2.5.2 Prinzipieller Aufbau eines Boundary-Scan-fähigen Bausteins. 2.5 Boundary Scan (JTAG)
2.5 Boundary Scan (JTAG) JTAG = Joint Test Action Group (für Boundary Scan verantwortliches Gremium) 2.5.2 Prinzipieller Aufbau eines Boundary-Scan-fähigen Bausteins Boundary-Scan-Zelle 2.5. Überblick
Integrierte Schaltungen
Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100
Datenaustausch zwischen Design und Messprogrammentwicklung bei der Entwicklung von Mixed Signal- und analogen Schaltkreisen
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Beleg Datenaustausch zwischen Design und Messprogrammentwicklung bei
Automatische Testsysteme und ihre Programmierung. Dresden, 09.07.2008. Michael Dittrich, michael-dittrich@mailbox.tu-dresden.de
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Automatische Testsysteme und ihre Programmierung Michael Dittrich, michael-dittrich@mailbox.tu-dresden.de
Vortrag zum Hauptseminar Hardware/Software Co-Design
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vortrag zum Hauptseminar Hardware/Software Co-Design Robert Mißbach Dresden, 02.07.2008
Programmierung von Mikrocontrollern am Beispiel des ATMEL ATmega32
Fakultät Elektrotechnik und Informationstechnik, Professur für Prozessleittechnik Prozessinformationsverarbeitung (PIV) Programmierung von Mikrocontrollern am Beispiel des ATMEL ATmega32 Professur für
Diskrete Strukturen Kapitel 1: Einleitung
WS 2015/16 Diskrete Strukturen Kapitel 1: Einleitung Hans-Joachim Bungartz Lehrstuhl für wissenschaftliches Rechnen Fakultät für Informatik Technische Universität München http://www5.in.tum.de/wiki/index.php/diskrete_strukturen_-_winter_15
VHDL Synthese. Dr.-Ing. Matthias Sand. Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2009/2010
VHDL Synthese Dr.-Ing. Matthias Sand Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2009/2010 VHDL Synthese 1/36 2009-11-02 Inhalt Begriff Arten Kombinatorische
Sequentielle Schaltungen (10a)
equentielle chaltungen (a) chaltung des -FF: Master lave (lock) Vorteil: das Problem mit dem instabilen Zustand ist beseitigt Nachteil: längere (verzögerte) chaltungsdurchlaufzeit + höherer Aufwand (2
Perzeptronen. Lehrstuhl für Künstliche Intelligenz Institut für Informatik Friedrich-Alexander-Universität Erlangen-Nürnberg
Perzeptronen Lehrstuhl für Künstliche Intelligenz Institut für Informatik Friedrich-Alexander-Universität Erlangen-Nürnberg (Lehrstuhl Informatik 8) Perzeptronen 1 / 22 Gliederung 1 Schwellwert-Logik (MCCULLOCH-PITTS-Neuron)
Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur. Diplomverteidigung
Fakultät Informatik Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Diplomverteidigung Entwurf und Implementierung eines zuverlässigen verbindungsorientierten Transportprotokolls für die
Energieeffizienz und Performance von Networks-on-Chip
Fakultät Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Energieeffizienz und Performance von Networks-on-Chip Marco Zulkowski Marco.Zulkowski@mailbox.tu-dresden.de Dresden,
Überblick der Lehrveranstaltung. Physikalischer und elektrischer Entwurf
Überblick der Lehrveranstaltung Physikalischer und elektrischer Entwurf - Gliederung Kontaktdaten Vorlesungsdaten Inhalt der Vorlesung Beispielbilder Gliederung der Vorlesung - Kontaktdaten Dozent: Dipl.-Ing.
WS 2009/10. Diskrete Strukturen
WS 2009/10 Diskrete Strukturen Prof. Dr. J. Esparza Lehrstuhl für Grundlagen der Softwarezuverlässigkeit und theoretische Informatik Fakultät für Informatik Technische Universität München http://www7.in.tum.de/um/courses/ds/ws0910
Chiptest. Tobias Ruf. 10. Juli 2002
Chiptest Tobias Ruf 10. Juli 2002 Chiptest Motivation Fehler in digitalen Schaltungen Tests digitaler Schaltungen (Automatische) Testmustergenerierung Design for Testability Beispiele Gliederung 1 Motivation
Outline Simulation Design-Richtlinien. VHDL Einführung 2. Marc Reichenbach. Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/14
VHDL Einführung 2 Marc Reichenbach Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/14 1 / 37 Gliederung Simulation und Testbench Design-Richtlinien 2 / 37 Simulation und Testbench vor
13 Programmierbare Speicher- und Logikbausteine
13 Programmierbare Speicher- und Logikbausteine Speicherung einer Tabelle (Programm) Read Only Memory (ROM) Festwertspeicher Nichtflüchtig Nichtlöschbar: ROM PROM bzw. OTP-ROM Anwender programmierbares
ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur ASIC-SYNTHESE DER SHAP-MIKROARCHITEKTUR Vortrag zum großen Beleg Andrej Olunczek Andrej.Olunczek@mailbox.tu-dresden.de
Test integrierter Schaltungen
1. CAE Link und IC Qualifizierung 1.1 Ziel 1.1.1 CAE Link Bei der letzten Übung wurden die Zeitdefinitionen und die Test Pattern manuell eingegeben. Aber bei hochintegrierten Schaltkreise muß ein anderer
Entwurf und Simulation einfacher Logikelemente
Entwurf und Simulation einfacher Logikelemente Philipp Fischer 10. Dezember 2002 1 Inhaltsverzeichnis I Theoretische Grundlagen 3 Einleitung 3 Entwurf einer Schaltung 3 Entitys und Architectures.........................
4.Vorlesung Rechnerorganisation
Mario.Trams@informatik.tu-chemnitz.de, 22. April 2004 1 Inhalt: 4.Vorlesung Rechnerorganisation technischer Hintergrund der von uns verwendeten Experimentierhardware kurze Einführung in das Altera Entwicklungssystem
serielle Kopplung dieser Scan-Register zum
Scan-Pfad Technik Ziel: Einblick in und Manipulation der inneren Schaltungszustände Weg: Schaltungen enthalten i.a. Register m. parallelen Eingängen Hinzufügen eines seriellen Eingangs zum Register (=Mux)
Kapitel 6 Programmierbare Logik. Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage
Kapitel 6 Programmierbare Logik Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage Kapitel 6: Programmierbare Logik und VLSI Seite Kapitel 6: Programmierbare Logik
Die Sandy-Bridge Architektur
Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Die Sandy-Bridge Architektur René Arnold Dresden, 12. Juli 2011 0. Gliederung 1.
Emulation und Rapid Prototyping. Hw-Sw-Co-Design
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
Emulation und Rapid Prototyping
Emulation und Rapid Prototyping Hw-Sw-Co-Design Simulation von komplexen ICs Design level Description language Primitives Simulation time (instructions/cycle) Algorithm HLL Instruction sets 10-100 Architecture
Semestralklausur Einführung in Computer Microsystems
Semestralklausur Einführung in Computer Microsystems 07. Juli 2008 Dr.-Ing. Wolfgang Heenes Name (Nachname, Vorname) Matrikelnummer Unterschrift Prüfung Bitte ankreuzen Anzahl abgegebene Zusatzblätter:
Boundary Scan Days 2009
Boundary Scan Days 2009 Einsatz von Virtual JTAG (Altera) für Flash - & EEPROM - Programmierung Dammert Tobias & Knüppel Lars Nokia Siemens Networks GmbH & Co. KG Standort Bruchsal Test Engineering 1 Nokia
VarioTAP Einführung Hosea L. Busse
VarioTAP Einführung Hosea L Busse GÖPEL electronic GmbH 2013 JTAG/Boundary Scan 1 Überblick Was ist VarioTAP? Prinzipielle Struktur eines µcontrollers VarioTAP Teststruktur VarioTAP Testkategorien VarioTAP
Vortrag zum Ergebnis der Literaturrecherche. Fehlerinjektion mittels Trace-Architektur auf einem Mips-Prozessor. Matthias Brinker
Vortrag zum Ergebnis der Literaturrecherche Fehlerinjektion mittels Trace-Architektur auf einem Mips-Prozessor Matthias Brinker Dresden, 27.10.2016 Gliederung 1. Einleitung und Motivation 2. Trace-Architektur
Test Integrierter Schaltkreise lässt sich grob in zwei Klassen gliedern
5.1 Einführung Test Integrierter Schaltkreise lässt sich grob in zwei Klassen gliedern Externe Tests Integrierte Selbsttests Bulit-in self test (BIST) Wir behandeln in der Vorlesung den BIST WS 2010/11
CASCON als Funktionstester. Ingenieurbüro Winklhofer COE der Göpel electronic GmbH
CASCON als Funktionstester Ingenieurbüro Winklhofer COE der Göpel electronic GmbH Ingenieurbüro Winklhofer über 20 Jahre Hardwareentwicklung 18 Jahre Fertigung (DFM / als Entwickler) 16 Jahre Testentwicklung
Tietze, Schenk: Halbleiterschaltungstechnik (Kap. 10) Keller / Paul: Hardwaredesign (Kap. 5) L. Borucki: Digitaltechnik (Kap.
6 Versuch Nr. 5 6.1 Anmerkungen zum Versuch Nr. 5 In den bisherigen Versuchen haben Sie sich mit kombinatorischen Schaltkreisen beschäftigt, in denen die Ausgänge bisher nicht auf die Eingänge zurückgeführt
Computational Intelligence 1 / 20. Computational Intelligence Künstliche Neuronale Netze Perzeptron 3 / 20
Gliederung / Künstliche Neuronale Netze Perzeptron Einschränkungen Netze von Perzeptonen Perzeptron-Lernen Perzeptron Künstliche Neuronale Netze Perzeptron 3 / Der Psychologe und Informatiker Frank Rosenblatt
JUILIET- JTAG Unlimited Tester Am Beispiel eines Automotive-Projekts. Ingenieurbüro Winklhofer
JUILIET- JTAG Unlimited Tester Ingenieurbüro Winklhofer Ingenieurbüro Winklhofer über 20 Jahre Hardwareentwicklung 20 Jahre Fertigung (DFM / als Entwickler) 18 Jahre Testentwicklung (DFT / ICT / FKT) 16
Beschaltung eines Mikrocontrollers. Jordi Blanch Sierra Steuerungsgruppe
Beschaltung eines Mikrocontrollers Jordi Blanch Sierra Steuerungsgruppe Gliederung Was ist ein Mikrocontroller? ATmega32 Pin-Beschreibung Grundschaltungen: - Minimale Grundschaltung - Grundschaltung mit
JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN
JTAG/ BOUNDARY SCAN WAS KANN ES, UND WAS MUSS MAN DAFÜR TUN 1 Entstehungsgeschichte oder Das Testen einer integrierten Schaltung Seit es integrierte Schaltungen gibt besteht die Notwendigkeit die Funktion
Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski
Tickt ihr Board noch richtig? Frequenzmessung durch ChipVORX als Ergänzung zum Boundary Scan Test. Dipl.-Ing. (FH) Martin Borowski 05.03.205 05.03.205 Was ist ChipVORX? 05.03.205 3 Typische Testaufgaben
Hardware Praktikum 2008
HaPra 2008 - Versuchsreihe 5 - ALU Hardware Praktikum 2008 Prof. Dr. H.-J. Wunderlich Dipl.-Inf. M. Imhof Dipl.-Inf. S. Holst Agenda Die HaPra-CPU Eine kleine Übersicht VHDL Projekt-Organisation Entwurf
Vom Testkonzept zu JUnit
Testen und Testkonzept Dipl.-Inf. (FH) Christopher Olbertz 2. Dezember 2014 Testen und Testkonzept Warum testen? Wichtig, obwohl bei Programmierern unbeliebt Stellt weitgehend korrekte Funktionsweise eines
UNIVERSITÄT LEIPZIG. Studentenmitteilung 3./4. Semester - WS 2006/ SS 2007. Aufgaben zum Elektronik Grundlagenpraktikum. 4.
UNIVERSITÄT LEIPZIG Institut für Informatik Studentenmitteilung 3./4. Semester - WS 2006/ SS 2007 Abt. Technische Informatik Gerätebeauftragter Dr. rer.nat. Hans-oachim Lieske Tel.: [49]-0341-97 32213
Asynchrone Schaltungen
Asynchrone Schaltungen Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2013 Asynchrone Schaltungen 1/25 2013/07/18 Asynchrone Schaltungen
Laborübung 4. Zustandsautomaten (Finite State Machines)
Laborübung 4 Zustandsautomaten (Finite State Machines) Für den Entwurf und die Beschreibung von digitalen Systemen bilden Zustandsautomaten (Finite State Maschines; FSMs) eine wesentliche Grundlage. Mit
Projektarbeiten WiSe 13/14
Projektarbeiten WiSe 13/14 Fynn Schwiegelshohn, Muhammed Al Kadi, Max Ferger Prof. Dr.-Ing. Michael Hübner, Lehrstuhl für Eingebettete Systeme der Informationstechnik (ESIT) Fakultät für Elektrotechnik
Einführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München
Einführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (2) Architektur des Haswell- Prozessors (aus c t) Einführung
Outline Automaten FSM Synthesis FSM in VHDL FSM auf FPGA. State Machines. Marc Reichenbach und Michael Schmidt
State Machines Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 34 Gliederung Endliche Automaten Automaten Synthese FSM Beschreibung in VHDL
Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik. Aufgabe 1:
Übungen zur Vorlesung echnische Informatik I, SS 2 Strey / Guenkova-Luy / Prager Übungsblatt 2 Sequentielle Logik Aufgabe : Analysieren Sie das gezeigte Flip-Flop. Geben Sie eine Wahrheitstabelle an, wie
Inhalt. 1. Mikrocontroller 2. FPGA 3. Vergleich 4. Hybride Systeme 5. Zusammenfassung 6. Quellenverzeichnis 12.01.2016
Vergleich FPGA und Mikrocontroller Laura Hilleke Technische Informatik 07.01.2016 07.01.2016 Vergleich FPGA und Mikrocontroller 2 1 Aufbau Funktionsweise Programmierung 07.01.2016 Vergleich FPGA und Mikrocontroller
CPLD Auswahl und Design
CPLD Auswahl und Design Sascha Schade DL1DRS 9. Januar 2010 Für ein software defined radio (SDR) wurde ein verstellbarer Taktgenerator, der den Analogschalter speist, als Design für einen CPLD synthetisiert
Grundlagen der Rechnertechnologie Sommersemester Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Rechnertechnologie Sommersemester 2010 10. Vorlesung Dr.-Ing. Wolfgang Heenes 22. Juni 2010 TechnischeUniversitätDarmstadt Dr.-Ing. WolfgangHeenes 1 Inhalt 1. Vorbesprechung drittes Labor
Systemtheorie 1. Einführung Systemtheorie 1 Formale Systeme 1 # WS 2006/2007 Armin Biere JKU Linz Revision: 1.4
Einführung intro 1 Grobklassifizierung r Methoden in der Informatik intro 2 Systemtheorie 1 Systeme 1 #342234 http://fmv.jku.at/fs1 WS 2006/2007 Johannes Kepler Universität Linz, Österreich Univ. Prof.
PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03
WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung
die Ausgabe von Steuerungen über einen PC geeignet sind. Eingangsgröße am Sensor dieser Steuerung auswirkt.
1. Beschreibe die Informationsverarbeitung nach dem EVA-Prinzip, nutze dazu die Informationen auf den nächsten Seiten und aus dem Internet. 2. Benenne Hard- und Software, die für die Eingabe, die Verarbeitung
PROJEKT WÜRFEL. von Vincent Bootz, Christoph Beigel, Matthias Ackermann. Projekt Würfel WS2002/03
WS2002/03 PROJEKT WÜRFEL von Vincent Bootz, Christoph Beigel, Matthias Ackermann Übersicht Übersicht 1. Spezifikation 2. Designflow 3. Architektur 4. Zufallszahlen mit LFSR 5. Synchronisationsschaltung
Vorläufige Dokumentation
PicoMOD1 Hardware Version 1.00 Datum 27.04.2006 by F & S Elektronik Systeme GmbH 2006 Vorläufige Dokumentation F & S Elektronik Systeme GmbH Untere Waldplätze 23 D-70569 Stuttgart Tel.: 0711/6772240 Fax:
BitRecords FPGA Modul XC6SLX25_V2.0, Mai2013 1
BitRecords FPGA Modul XCSLX FPGA Modul zur Anwendung im Hobby- und Prototypenbereich Eigenschaften: Xilinx Spartan (XCSLX-FGGC) Nutzer-IOs On-Board 0MHz Oszillator LEDs, Taster Rastermaß:. mm Maße: x mm
JTAG-Interface. Gliederung. Überblick über Aufbau, Funktion und Nutzung. Einführung Aufbau und Funktionsweise Nutzung Einschätzung
JTAG-Interface Überblick über Aufbau, Funktion und Nutzung Stephan Günther, Informationssystemtechnik, TU Dresden Gliederung Gliederung Einführung Nutzung Einschätzung 2 Gliederung 3 Einführung Begrifsdefinition
Security Scan Wireless-LAN. Zielsetzung & Leistungsbeschreibung
Security Scan Wireless-LAN Zielsetzung & Leistungsbeschreibung Ausgangssituation : Ihr Internet Firewall Secure LAN Hacker Hacker und Cracker Erkennen die Konfigurationen! Sniffen die übertragenen Daten!
Getaktete Schaltungen
Getaktete Schaltung DST SS23 - Flipflops und getaktete Schaltung P. Fischer, TI, Uni Mannheim, Seite Sequtielle Logik Zum Speichern des Zustands eines Systems sind Speicherelemte notwdig Abhängig vom Zustand
ABA/S 1.2.1: Funktionsblock erstellen Vorgehensweise
Schritt-für-Schritt Anleitung ABA/S 1.2.1: Funktionsblock erstellen Vorgehensweise GPG Building Automation Dok.-Nr. 9AKK106930A3756 Dok.-Version: 1.1 Abteilung: Global Support System: i-bus KNX Produkt:
Automatisiertes Testen von diagrammbasierten Aufgabentypen
Jörg Böhringer E-Learning Seminar SS 08 Prof. Dr. Torsten Brinda Automatisiertes Testen von diagrammbasierten Aufgabentypen Jörg Böhringer 1 Gliederung 1. Definition 2. AGTCG 3. CourseMarker 4. ERD Drawing
Universität Paderborn Die Universität der Informationsgesellschaft. Validierung und Verifikation (inkl. Testen, Model-Checking, Theorem Proving)
Universität Paderborn Die Universität der Informationsgesellschaft Analyse, Entwurf und Implementierung zuverlässiger Software und (inkl., Model-Checking, Theorem Proving) Torsten Bresser torbre@uni-paderborn.de
Das große All-in-All CPLD/FPGA Tutorial
Das große All-in-All CPLD/FPGA Tutorial Mit diesem Tutorial sollen die ersten Schritte in die Welt der programmierbaren Logik vereinfacht werden. Es werden sowohl die Grundlagen der Logik, die benötigte
Design 1. Protokoll. Stefan Krulj, Markus Schütz,
Design 1 Protokoll Stefan Krulj, 0826564 Markus Schütz, 0725043 Advanced Digital Design Design 1, Stefan Krulj, Markus Schütz Anmerkung Aufgrund diverser Probleme mit dem Development-Board DN8000K10PSX
1 Anmerkungen zur Entwicklung von GALs mit LOG/iC
1 Anmerkungen zur Entwicklung von GALs mit LOG/iC 1.1 Generic Array Logic (GAL) - Prinzip Ein GAL (Generic Array Logic) stellt ein (wieder)programmierbares UND- Array mit einem festen ODER Array dar. Zusätzlich
Neuronalen Netzen. Jens Lehmann. 1. März Institut für Künstliche Intelligenz Fakultät Informatik Technische Universität Dresden
Institut für Künstliche Intelligenz Fakultät Informatik Technische Universität Dresden 1. März 2005 Neurosymbolische Integration versucht künstliche neuronale Netze und Logikprogrammierung zu vereinen
Zwischenpräsentation zur Diplomarbeit
Fakultät Informatik und Fakultät Verkehrswissenschaften Friedrich List Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Professur für Verkehrssicherungstechnik Zwischenpräsentation zur Diplomarbeit
Einbau Huckepack-Eingangsstufe
Einbau Huckepack-Eingangsstufe Diese Anleitung beschreibt den Einbau der neuen Eingangsstufen in das Welec Oszilloskop W20xx. Sie ergänzt das Dokument PCB_Aufbau.pdf, in dem die Steuerleitungen noch nicht
HARDWARE-PRAKTIKUM. Versuch L-1. Schaltnetze. Fachbereich Informatik. Universität Kaiserslautern
HARDWARE-PRAKTIKUM Versuch L-1 Schaltnetze Fachbereich Informatik Universität Kaiserslautern Seite 2 Versuch L-1 Versuch L-1 Dieser Versuch behandelt einfache Schaltnetze, die mit Hilfe von PALs aufgebaut
Kapitel 2. Kombinatorische Schaltungen. Codierer und Decodierer
Kapitel 2 Kombinatorische Schaltungen Definition nach DIN 44300/93 Ein Schaltnetz oder kombinatorischer Funktionsblock ist eine Funktionseinheit zum Verarbeiten von Schaltvariablen, deren Wert am Ausgang
Asynchronous Chain True Single Phase Clock Logik (AC TSPC)
Asynchronous Chain True Single Phase Clock Logik (AC TSPC) F. Grassert, A. Wassatsch, D. Timmermann Übersicht Grundlagen / Stand der Entwicklungen Verlustleistungsreduktion: Latch-freie Strukturen Weiterentwicklung:
3.4 Wahlpichtmodule Technische Informatik
3.4 Wahlpichtmodule Technische Informatik Nachfolgend werden die Module der Vertiefung Technische Informatik im Bachelor-Studiengang Angewandte Informatik beschrieben. 56 Messtechnik VL + Praktikum TIMTVL
Vorstellung der SUN Rock-Architektur
Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Vorstellung der SUN Rock-Architektur Hauptseminar Ronald Rist Dresden, 14.01.2009
VHDL Einleitung. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010
VHDL Einleitung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2010 VHDL Einleitung 1/17 2010-04-14 Inhalt Entwurfsebenen und -sichten
USB RS485 / RS232 Adapter
USB RS485 / RS232 Adapter Inhaltsverzeichnis 1 Anschlüsse...3 2 Konfiguration...4 3 Bestückung / Teileliste...5 4 Schaltplan...6 Rev. 1.0 Seite 2 von 6 Anschlüsse 1 Anschlüsse RS232 Pin Bezeichnung 1 5V-Out
F Programmierbare Logikbausteine
1 Einordnung Ebene 6 Problemorientierte Sprache Ebene 5 Assemblersprache F Programmierbare Logikbausteine Ebene 4 Ebene 3 Ebene 2 Ebene 1 Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
Digitaltechnik. Selina Malacarne Nicola Ramagnano. 1 von 21
Digitaltechnik Selina Malacarne Nicola Ramagnano 1 von 21 5./6. September 2011 Programm Was bedeutet digital? Logische Verknüpfungen Bau einer Alarmanlage 2 von 21 Programm Was bedeutet digital? Logische
Basisinformationstechnologie I
Basisinformationstechnologie I Wintersemester 2013/14 22. Januar 2014 Kurzwiederholung / Klausurvorbereitung II Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung Jan G. Wieners
Fakultät Informatik, Institut für Angewandte Informatik, Professur Prozesskommunikation Entwicklung eines Profinet IO Testbetts
Fakultät Informatik, Institut für Angewandte Informatik, Professur Prozesskommunikation Entwicklung eines Profinet IO Testbetts Dresden, 30.04.2010 Gliederung - Was ist ein Testbett? - Was ist Profinet
Der Design- und Verifizierungsprozess von elektronischen Schaltungen. Y Diagramm
Der Design- und Verifizierungsprozess von elektronischen Schaltungen Y Diagramm Verhaltens Beschreibung Struktur Beschreibung z.b. Vout =Vin/2 Analog: Teiler Digital: Schieberegister Widerstand oder Mosfet
Integrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 10,
Integrierte Digitalschaltungen Vom Transistor zu Integrierten Systemen Vorlesung 10, 16.06.2016 Nils Pohl FAKULTÄT FÜR ELEKTROTECHNIK UND INFORMATIONSTECHNIK Lehrstuhl für Integrierte Systeme Organisatorisches
Seminararbeit Sommersemester 2017
Schaltkreise für die Addition Seminararbeit Sommersemester 2017 Bearbeitet von: Maximilian Breymaier (Matrikelnummer: 57214) Christoph Mantsch (Matrikelnummer: 57266) Betreuer: Prof. Dr. Thomas Thierauf
Boundary Scan Days 2013 Workshop Programmierstrategie. GÖPEL electronic GmbH 2013
Boundary Scan Days 2013 Workshop Programmierstrategie GÖPEL electronic GmbH 2013 Programmierung von Bauelementen Microcontroller Programmierung (OnChipFlash) Ext. Flash Programmierung NOR, NAND, serieller
Teil III. Komplexitätstheorie
Teil III Komplexitätstheorie 125 / 160 Übersicht Die Klassen P und NP Die Klasse P Die Klassen NP NP-Vollständigkeit NP-Vollständige Probleme Weitere NP-vollständige Probleme 127 / 160 Die Klasse P Ein
D.4 Versuchsreihe 4: Integrierte Logikbausteine
.4 Versuchsreihe 4: Integrierte Logikbausteine Abgabedatum: 14.05.2010 Name: Gruppe: Theorie: Versuch: (vom Tutor abzuzeichnen) (vom Tutor abzuzeichnen) In den folgenden Versuchsreihen soll ein einfacher
Teil 4 Chipgehäuse, elektrische Eigenschaften, Takt
Teil 4 Chipgehäuse, elektrische Eigenschaften, Takt 4.1. Begriffsdefinitionen 4.2. Chipgehäuse 4.3. Elektrische Eigenschaften, Grenzwerte 4.4. Takt Teil 4 Chipgehäuse, elektrische Eigenschaften, Takt 1
Prüfung von Leiterplatten-Baugruppen LPBG
VDI/VDE-Gesellschaft Feinwerktechnik (Hrsg.) Prüfung von Leiterplatten-Baugruppen LPBG Empfehlungen der VDI/VDE-Gesellschaft Feinwerktechnik Ausschuß Leiterplatten-Baugruppentest Carl Hanser Verlag München
Wie in der Skizze zu sehen ist, bleibt die Periodendauer / Frequenz konstant und nur die Pulsweite ändert sich.
Kapitel 2 Pulsweitenmodulation Die sogenannte Pulsweitenmodulation (kurz PWM) ist ein Rechtecksignal mit konstanter Periodendauer, das zwischen zwei verschiedenen Spannungspegeln oszilliert. Prinzipiell
Digitaltechnik Laborversuch 1. Bitmustererkennung. Wichtige Informationen
Digitaltechnik Laborversuch Bitmustererkennung Name: vereinbarter Termin ter Termin 3ter Termin (Ausnahme) Nachgespräch Matr.-Nr.: Datum Test Versuchsdurchführung Anmerkung Unterschrift Wichtige Informationen
Team. Prof. Dirk Timmermann. Siemens AG (ICN Greifswald)
Teilprojekt MWN (wired) Ziele und Vorgehensweise Putbus, den 09.09.2004 Dipl.-Ing. Harald Widiger Dipl.-Ing. Stephan Kubisch Universität Rostock Fakultät für Informatik und Elektrotechnik Institut für
5.2 Endliche Automaten
5.2 Endliche Automaten 129 5.1.6 Kippstufen Flip-Flops werden auch als bistabile Kippstufen bezeichnet. Bistabil meint, dass beide Kippwerte, also 0 und 1 stabil sind. Diese Bezeichnung legt nahe, dass
Rechnerarchitektur Atmega 32. 1 Vortrag Atmega 32. Von Urs Müller und Marion Knoth. Urs Müller Seite 1 von 7
1 Vortrag Atmega 32 Von Urs Müller und Marion Knoth Urs Müller Seite 1 von 7 Inhaltsverzeichnis 1 Vortrag Atmega 32 1 1.1 Einleitung 3 1.1.1 Hersteller ATMEL 3 1.1.2 AVR - Mikrocontroller Familie 3 2 Übersicht