Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega128

Größe: px

Ab Seite anzeigen:

Download "Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega128"

Jakob Holtzer
vor 6 Jahren
Abrufe

1 Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega128 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes Parallel-IO Assembler - Einführung - Anatomie eines Assembler-Programmes - Programmbeispiel i Seriell-IO (USART) ADC Interrupt Timer Mikroprozessor prinzipieller Aufbau Maschinencode/Befehlszyklus s Design Prozessor-Familien 1

2 Aufbau einer CPU (Prinzip) Steuerwerk interner Bus Rechen- Register- Adress- werk (ALU) satz werk Systembusschnittstelle Datenbus Adressbus Steuerbus Maschinencode Zahlen, die für eine CPU eine Bedeutung haben (Codes), z.b. 27ff... Lösche Register 31 Maschinencode ist CPU-abhängig und (nahezu) unlesbar für Menschen Hochsprache (C/C++, Java,...) prozessorunabhängig Compiler/ Interpreter Lesbarkeit sinkt Assembler prozessorabhängig Assemblierer Maschinencode 2

3 Maschinenbefehl (Prinzip) Maschinenbefehl (binärer Befehlscode) Operationscode [Operand(en)] Was soll die CPU machen? z.b. vergleichen addieren Daten lesen/schreiben Wo/Womit soll die CPU das machen? z.b. Inhalt eines Registers Inhalt einer Speicherstelle Konstante Befehlszyklus (Classic RISC pipeline ) Befehl holen (instruction ti fetch) Befehl decodieren (instruction decoding) Befehl ausführen (execution) Ergebnis speichern (write back) nächster Befehl 3

4 Design-Kriterien für Prozessoren/Controller Architektur Anzahl der Gatter Taktfrequenz Anzahl Arbeitsschritte pro Takt Parallelisierung Integrierte I/O und Speicher-Ansteuerung Integrierter Speicher CISC-Architektur Complex Instruction Set Computing - Maschinenbefehle werden in mehreren Schritten abgearbeitet (Mikroprogramm) und benötigen deshalb meist mehrere Takte - verschiedene Befehle greifen auf den Zentralspeicher zu - Befehle benötigen unterschiedlich viel Speicherplatz Vor- und Nachteile + flexibel neue Befehle sind leicht auf die CPU zu bringen, da durch Software realisiert (Mikroprogramm) + Fehlerbeseitigung einfach Design-Fehler-Behebung g durch Einspielen neuer Mikroprogramme - Aufwand Dekodierung der Befehle benötigt aufwändige Hardware (bis zu 70% der Chip-Fläche einer CPU) - Geschwindigkeit CPUs wurden gegenüber RAM und Bussystem immer langsamer je komplexer der Befehlssatz 4

5 RISC-Architektur Reduced Instruction Set Computing - wenige, einfache Maschinenbefehle werden direkt durch Hardware abgearbeitet und benötigen (meist) nur 1 Takt - nur mit zwei Befehlen kann auf den Zentralspeicher zugegriffen werden (Load/Store-Architektur) - großer Registersatz - Befehle benötigen alle gleich viel Speicherplatz und haben ähnliches Format (regelmäßiger Befehlssatz) Vor-/Nachteile: + hohe Geschwindigkeit wenig langsame RAM/ROM-Zugriffe, alle Operationen arbeiten nur mit Registern, direkte Hardware-Realisierung der Befehle, schnelle Befehlsdekodierung - vergrößerter Programmieraufwand (Assembler-Ebene) und Speicherverbrauch komplexe Befehle müssen durch Programmierer realisiert werden (z.b. Division), einheitliches Befehlsformat vergrößert Speicherbedarf Befehlszyklus (Classic RISC pipeline ) Befehl holen (instruction ti fetch) Befehl decodieren (instruction decoding) Befehl ausführen (execution) Ergebnis speichern (write back) nächster Befehl 5

Parallelisierung Instruction Pipelining A instruction fetch B instruction decoding C execution D write back ab hier kann mit jedem Schritt ein Befehlszyklus beendet werden Quelle: Wikipedia

6 Parallelisierung Instruction Pipelining A instruction fetch B instruction decoding C execution D write back ab hier kann mit jedem Schritt ein Befehlszyklus beendet werden Quelle: Wikipedia Prozessorfamilien (Beispiele) CISC-Architektur: - CPUs in PCs und Workstations (Intel, AMD, Motorola,...) - moderne CPUs setzten CISC-Befehle in Folgen von RISC-Befehlen um ( OPs) RISC-Architektur: - ARM-Prozessoren (Advanced RISC Machines) hohe Leistung, geringer Stromverbrauch, niedrige Kosten Beispiele: Apple (ipod, iphone), Nintendo (Game Boy Advance), Palm (PocketPC, PDAs, Smartphones) - IBM Power-Architektur (Performance optimized with enhanced RISC) Embedded, High-End-Bereich Beispiele: Cisco (Router und Switches), Nintendo (Gamecube, Wii), Sony (Playstation 3) - COMPAQ Alpha-Prozessoren PCs, Workstations - Atmel AVR Beispiele: Xbox, BMW, hier im Praktikum 6

7 DSP: Digital Signal Processor CPUs, die speziell an Anforderungen der Verarbeitung digitalisierter Signale (z.b. Audio-, Video-, Sensor- Signale) angepasst, z.b.: - Datenaustausch zwischen digitaler und analoger Welt - hohe Rechengeschwindigkeit Beispiele: - integrierte AD- und DA-Wandler - spezielle Befehle für Rechenoperationen, die häufig angewendet werden Realisierung von Filtern yk ( ) b xk ( ) b xk ( 1) b xk ( 2) erfordert Multiplikation mit anschließender Addition zum vorhergehenden Ergebnis -> MAC-Befehl erledigt das in Hardware (Multiply-Accumulate) - RISC-Prozessoren mit modifizierter Harward-Architektur mit einem Programm- und zwei Datenspeichern, um Befehl und zwei Operanden parallel aus RAM laden zu können Zahlendarstellung Byte, Word Hexadezimal 7

8 Speicher Abbild usw Bytes usw 8

9 Anatomie des Byte Most Significant Bit MSB Least Significant Bit LSB High Nibble Low Nibble Anatomie des Word besteht aus zwei Byte (Datentyp (unsigned) short in C) High Byte Low Byte 9

10 Hexadezimal-Darstellung (auch Sedezimal-Darstellung) binär 4 C hexadezimal 2 0 High Nibble (4 Bit) Low Nibble (4 Bit) 4Bit ergeben 2 4 =16 darstellbare "Hex-Ziffern" " Ziffern: , A, B, C, D, E, F Mögliche Darstellung (Assembler): 0x xFF oder $00... $FF HEX Dump Speicherauszug 0000: a 0b 0c 0d 0e 0f 0010: a 1b 1c 1d 1e 1f Adresse (hexadezimal des 1. Bytes der Zeile) Inhalt des Speichers (je Zeile 16 Byte hexadezimal) 10

11 Datentypen ganzzahlige numerische Datentypen Zeichenketten unsigned Z = 0x00.. 0xff Z= Z = Bit ergibt 2 8 =256 Möglichkeiten 11

12 signed Z = 0x00.. 0x7f = Z Z = 0x80.. 0xff = Z MSB = Vorzeichen-Bit! Zweier- Komplement Darstellung Zweierkomplement Negation Y = - X 1.) Einerkomplement bilden (Bits invertieren) 2.) Eins addieren In C Syntax: y = - x; oder y = ~x +1; Beispiele: X X Einer- Zweier- Y (dezimal) (hex) komplement komplement (dezimal) 1 0x01 0xfe 0xff x02 0xfd 0xfe x00 0xff 0x x7f 0x80 0x

13 ASCII American Standard Code for Information Interchange Zeichendarstellung auf Displays Code-Tabelle 13

14 ASCII at work char abc[]= ABCDEFG ; // wo steht das im Speicher? 0000: a 0b 0c 0d 0e 0f 0010: : a 0b 0c 0d 0e 0f Achtung: es gibt drei Nullen: 0 = \0 = 0x00 Binär 0 0 = 0x30 ASCII 0 0 = 0x30 0x00 String mit einer Null drin AVR-Mikrocontroller Atmel ATmega128 14

15 Microcontroller Mikrorechner auf einem Chip CPU Steuerbus Tkt Takt + Steuerwerk Adressbus Datenbus Reset Rechenwerk Register ROM RAM Zentralspeicher IO- Bausteine Peripherie AVR ATmega128 CPU-Kern 15

16 AVR Blockschaltbild Physikalischer Speicher Flash- ROM 16 Bit Statisches RAM 8 Bit 32 Register 8 Bit Programm + Variablen + EEPROM 8Bit Konstanten Stack Parameter 128k Words* 4kByte* 4kByte* *Angaben für ATmega128 16

17 Daten-Speicher des AVR 16-Bit-Adressen 0x0000 (0d) 0x0020 (32d) 0x0060 (96d) Register I/O RAM 32 Register (R0..R31) 64 Input/Output Bytes Daten-Speicher RAMEND=0x10FF* (4351d) 1 Byte *prozessorspezifisch angegebene Adresswerte gelten für ATmega128 17

Ähnliche Dokumente

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)