Lösungsvorschlag für Übung September 2009
|
|
- Judith Hofer
- vor 6 Jahren
- Abrufe
Transkript
1 Universität Mannheim Vorlesung Betriebssysteme Lehrstuhl für Praktische Informatik 1 Herbstsemester 2009 Prof. Dr. Felix Freiling Dipl.-Inform. Jan Göbel Lösungsvorschlag für Übung September 2009 Einfacher seitenbasierter virtueller Speicher: Decodierung einer Seitentabelle In dieser Übung soll ein einfacher seitenbasierter virtueller Speicher mit einem Prozess implementiert werden. Die zur Verfügung stehende Hardware ist ähnlich zu der aus der 1. Übung, d.h. wir betrachten eine einfache CPU mit den üblichen Registern PC, PSW, USP, SSP und zwei Ausführungsmodi (User Mode und Supervisor Mode). Das System besitze einen Adressbus der Breite 7 Bit und einen Datenbus der Breite 8 Bit. Zusätzlich haben wir nun auch noch eine einfache MMU (Memory Management Unit) zur Verfügung, die eine 7 Bit virtuelle Adresse umsetzt in eine 7 Bit physische Adresse. Zur Veranschaulichung der Mechanismen nehmen wir eine künstlich kleine Größe der verwalteten Hauptspeicherseiten an, und zwar genau 2 Byte (d.h. der Offset d aus der virtuellen Adresse ist gerade ein Bit breit). Die MMU verwendet eine dreistufige Seitentabelle. Die Tabelle ist immer dreistufig ausgebaut, d.h. Deskriptoren, die sich auf Stufe 1 und 2 befinden, sind immer Seitentabellendeskriptoren (wenn es sich nicht um Nulldeskriptoren handelt). Für jede Stufe der Seitentabelle steht genau 2 Bit der Adresse zur Verfügung (d.h. p1 = p2 = p3 = 2). Ein Deskriptor in der Seitentabelle besteht aus zwei Einträgen: 1. Ein Bit FLAG, das anzeigt, ob der Deskriptor ein Nulldeskriptor ist (0) oder nicht (1). 2. Eine Adresse mit folgender Bedeutung: Falls der Deskriptor ein Seitentabellendeskriptor ist, zeigt die Adresse auf die Seitentabelle der nächsten Stufe. Falls der Deskriptor ein Seitendeskriptor ist, zeigt die Adresse auf eine Hauptspeicherkachel. Die MMU besitzt zwei Seitentabellenregister, eines für den User Mode (UPTR, User Page Table Register) und eines für den System Mode (SPTR, System Page Table Register). In diesen Registern ist jeweils der Zeiger auf die Wurzel der Seitentabelle gespeichert, die für den aktuellen Modus gilt (d.h. im User Mode verwendet die MMU beispielsweise die Seitentabelle zur Umsetzung, auf die UPTR zeigt). Betrachten Sie den folgenden Speicheraufbau. Einträge der Seitentabelle sind in der Notation FLAG Adresse angegeben. Die Einträge "OPx" bezeichnen Maschinenbefehle. Adresse Inhalt Adresse Inhalt
2 OP OP OP JMP OP OP Aufgabe 1: Zeichnen Sie schematisch den durch den Speicheraufbau definierten Seitentabellenbaum. Das aktuell relevante Seitentabellenregister UPTR habe den Wert 22. Lösungsvorschlag: Die Decodierung beginnt man am besten an der Stelle im Speicher, auf die UPTR zeigt. Dort steht die Wurzel des Seitentabellenbaums (Seitentabellenbaum 1. Stufe). Da der Index für diese Stufe genau zwei Bit lang ist (p1), hat diese Seitentabelle genau vier Einträge. Diese kann man ab Adresse 22 im Speicher auslesen: Der erste Eintrag lautet 1 10 und der vierte Eintrag Die beiden mittleren Einträge lauten 0 0. Die beiden erstgenannten Einträge sind keine Nulldeskriptoren, enthalten also gültige Verweise auf weitere Seitentabellen (Seitentabellenbaum 2. Stufe). Wenn man beispielsweise den ersten Eintrag weiterverfolgt, dann kommt man auf eine Seitentabelle (ab Adresse 10), bei der der erste Eintrag 1 26 lautet und alle weiteren Einträge 0 0. Dieser erste Deskriptor zeigt auf eine Seitentabelle der 3. Stufe. Dort verweisen die Einträge dann auf Hauptspeicherkacheln. Am Ende ergibt sich etwa die folgende schematische Zeichnung: Aufgabe 2: Geben Sie zu den folgenden logischen (virtuellen) Adressen x jeweils die physische Adresse y an, auf die x durch die MMU bei obigem Speicheraufbau umgesetzt wird: 0, 1, 2, 8, 0x7E. Lösungsvorschlag: Wir führen mit Hilfe der in Aufgabe 1 entwickelten Seitentabelle die Adressumsetzung durch. Beispielhaft sei der Vorgang für die virtuelle Adresse 2 dargestellt. Virtuelle Adresse 2 hat das Bitmuster Diese können gemäß der Aufteilung der virtuellen Adresse durch die MMU zerlegt werden in vier Teile: p1 = 00, p2 = 00, p3 = 01, d = 0. Der Wert p1 2
3 wird nun als Index in die Seitentabelle erste Stufe benutzt. Man folgt also dem Verweis auf die Seitentabelle zweiter Stufe ab Adresse 10. Hier wird der Index p2 als Index verwendet. Man folgt also dem ersten Verweis auf die Seitentabelle dritter Stufe an Adresse 26. Dort benutzt man den Wert p3 als Index, der 01 lautet. Man folgt also nicht dem ersten Verweis sondern dem zweiten und gelangt schließlich zur Kachel an Adresse 20. Der Offset d lautet 0, die finale physische Adresse lautet also 16. Hier die anderen Werte: virtuelle Adresse physische Adresse 8 nicht definiert 0x7E ( ) 14 Transparentes Paging Die durch die MMU implementierte Abbildung von logischen auf physische Adressen ist frei programmierbar. Beim so genannten transparenten Paging wird jede (logische) Adresse x auf dieselbe (physische) Adresse x abgebildet, d.h. die MMU implementiert die identische Abbildung. Aufgabe 3: Wie muss der Speicheraufbau prinzipiell aussehen, damit bei der Adressumsetzung durch die MMU die identische Abbildung entsteht? Lösungsvorschlag: Beim transparenten Paging muss die Adressumsetzung die identische Abbildung ergeben. Wir betrachten ein konkretes Beispiel mit einem 4-Bit breiten Adressbus, bei dem p1, p2, p3 und d jeweils nur 1 Bit breit sind. Die Umsetzung muss derart sein, dass sie virtuelle Adresse 0000 auf die physische Adresse 0000 abgebildet wird, die virtuelle Adresse 0001 auf die physische Adresse 0001 und so weiter. Schematisch ergibt sich ein Seitentabellenbaum der folgenden Art: 3
4 Man beachte, dass bei 4 Bit Adressbus maximal 16 Adressen im Hauptspeicher existieren. Es besteht also gar kein Platz für die ganzen Seitentabellen. Das Beispiel ist also wirklich hypothetisch. In der Abbildung ist der Speicher sogar nur bis einschliesslich Adresse 11 mit RAM hinterlegt, damit im Beispiel auch Nulldeskriptoren auftauchen können. Aufbau einer Seitentabelle Ein Seitendeskriptor besteht aus 8 Bit (1 Byte). 7 Bit werden für die Seitenumsetzung, das verbleibende Bit wird zur Identifikation eines Nulldeskriptors verwendet. Genau beschreiben wir den Seitendeskriptor mit der folgenden Typbeschreibung (angelehnt an die Programmiersprache Java): class page_descriptor { } bit[7..0] frame_addr; // number of associated frame bit used; // F = null descriptor, // T = normal page descriptor Eine Seitentabelle kann dann definiert werden als page_table = new array[0..size] of page_descriptor; Wir ignorieren also hier die in der Praxis üblichen weiteren Einträge im Deskriptor, wie beispielsweise das R-Bit, das P-Bit etc. Selbstverständlich besitzt die MMU einen Schalter, mit dem man das Paging an und aus schalten kann. In der folgenden Aufgabe wollen wir den virtuellen Speicher komplett statisch initialisieren, d.h. wir betrachten keine Seitenfehler und keine Seitenverdrängung. Das Seitenlayout des Speichers ist wie folgt gegeben (wir gehen davon aus, dass die angezeigten Adressen immer an geraden Byte- Grenzen ausgerichtet sind, d.h. die Adressen der angezeigten Speicherzellen haben im niederwertigsten Bit eine 0): 0 // Interrupttabelle a1 // Hauptspeicherkachel 0 a1+2 // Hauptspeicherkachel 1 a1+4 // Hauptspeicherkachel 2 a1+(k-1)2 // Hauptspeicherkachel k-1 // (insgesamt k Kacheln) a2 // Betriebssystemcode a3 // Betriebssystemdaten, darin: a4 a5 a6 a7 a8 a9 a10 // Betriebssystem Stack a11 // folgender Speicherbereich Der Code des Prozesses soll so aussehen (jede Zeile benötige genau 1 Byte): 0 JSR 2 1 JMP 0 2 OPA // irgendeine Maschinenoperation 3 RTS Aufgabe 4: Initialisieren Sie den Speicher (d.h. die Hauptspeicherkacheln) mit dem Code und dem 4
5 Stack des Prozesses. Antwort: Zur Initialisierung des Speichers muss man sich zunächst überlegen, wieviele Hauptspeicherseiten der Prozess genau belegt? Da jede Maschinenoperation genau 1 Byte lang ist, benötigt man insgesamt 4 Byte für den Code des Prozesses, also insgesamt 2 Seiten. Die erste Seite enthält die beiden Befehle JSR 2 und JMP 0, die zweite Seite die Befehle OPA und RTS. Natürlich benötigt man noch Hauptspeicher für den Stack des Prozesses. Im Stack wird die Rücksprungadresse des Benutzerprogramms abgelegt, bei 32 Bit Adressraum also 4 Byte. Wir müssten also mindestens zwei Seiten einrichten, werden der Einfachheit halber aber dafür zunächst nur eine Hauptspeicherkachel vorsehen. Wie soll nun die konkrete Zuteilung von Seiten zu Kacheln aussehen? Im Prinzip kann sie beliebig sein. Um die Mächtigkeit seitenbasierter Verfahren zu verdeutlichen, wählen wir eine besonders abwegige Zuordnung: In Hauptspeicherkachel 0: 2. Seite des Prozesscodes In Hauptspeicherkachel 1: Stack des Prozesses In Hauptspeicherkachel 2: 1. Seite des Prozesscodes Wir initialisieren den Hauptspeicher entsprechend (der Stack soll mit Null-Bytes initialisiert werden): a1 OPA // 2. Seite des Codes a1+1 RTS a1+2 0 // Stack a1+3 0 a1+4 JSR 2 // 1. Seite des Codes a1+5 JMP 0 Aufgabe 5: Zeichnen Sie den Seitentabellenbaum zunächst schematisch und leiten Sie daraus die konkrete Speicherbelegung ab für die Seitentabelle im Hauptspeicher. Sie können dafür den Datenbereich des Betriebssystems ab Adresse a3 verwenden. Lösungsvorschlag: Wir zeichnen zunächst die logische Darstellung des virtuellen Adressraums und der entsprechenden Seitentabellen: Beachten Sie die Ausweisung der Nulldeskriptoren in den "inneren" Teilen des Seitentabellenbaums 5
6 sowie die Verweise auf die Anfangsadresse der jeweiligen Kacheln in der dritten Stufe der Seitentabelle. Die Seitentabellen müssen nun nur noch in den Speicher "sequentialisiert" werden. Dies kann auf verschiedene Arten geschehen. Wichtig ist nur, dass die internen Verweise konsistent bleiben und das Wurzelregister UPTR auf die richtige Wurzeltabelle zeigt. Eine Art der Sequentialisierung betrachtet die Seitentabellen entsprechend ihrer Reihenfolge (a) bis (e) in der obigen Abbildung. Dies liefert folgendes Speicherlayout: a4 a1+4 1 // Seitentabelle (a) a1 1 a5 a4 1 // Seitentabelle (b) a6 a5 1 // Seitentabelle (c) a7 1 a7 // Seitentabelle (d) a8 1 a8 a1+2 1 Die genauen Längen der mit bezeichneten Speicherbereiche hängen von der Aufteilung der virtuellen Adresse in die Anteile p1, p2 und p3 ab, also von den Größen der Seitentabellen der jeweiligen Stufe. Hinweis: Die Reihenfolge, in der die einzelnen Seitentabellen sequentialisiert werden, ist nicht eindeutig. Die Ergebnisse der folgenden Aufgaben können also von den in der Übung (oder auch von Ihnen) erarbeiteten Ergebnissen in diesen Punkten leicht abweichen. Nehmen Sie nun an, der Speicher ist bereits mit dem Code und den Daten für die Seitentabellen des Prozesses initialisiert. Gehen Sie davon aus, dass der PC initial auf a2 und der SSP auf a11-1 steht. Die MMU ist initial ausgeschaltet und die CPU läuft im Supervisor-Mode. Betrachten Sie den folgenden Initialisierungscode des Betriebssystems: a2 UPTR = a6 a2+1 USP = 0xFF a2+2 MM[--SSP] = 0 a2+3 <paging on> a2+4 RTI Aufgabe 6: Welcher Fehler passiert beim Anschalten des Pagings in Zeile a2+3? Korrigieren Sie den Code entsprechend. Gehen Sie davon aus, dass ein Seitentabellenbaum für transparentes Paging ab Adresse a9 im Speicher liegt. 6
7 Lösungsvorschlag: Das Problem tritt beim Befehl <paging on> auf. Hierbei wird nämlich nicht nur das Paging für den User Mode sondern auch für den System Mode eingeschaltet. Da sich der Rechner gerade noch im System Mode befindet, wird die MMU für die Adressumsetzung des nächsten Befehls aktiv. Der PC steht dabei gerade auf a2+4. Die MMU versucht nun anhand der entsprechenden Seitentabelle diesen "virtuellen" PC in den effektiven physischen PC umzusetzen. Die Seitentabelle, die dafür verwendet wird, ist die System-Seitentabelle, die wir natürlich noch nicht initialisiert haben. Die MMU würde trotzdem schematisch vorgehen: Lade den Wert aus dem Register SPTR (das ohne Initialisierung einen beliebigen zufälligen Wert haben kann) - Interpretiere den Speicherbereich dort als Seitentabelle erster Stufe usw. Wir müssen also die Seitentabelle für das Betriebssystem noch initialisieren. Der Einfachheit halber soll das so geschehen, dass das Paging für das Betriebssystem transparent abläuft. Eine virtuelle Adresse soll also auf dieselbe physische Adresse abgebildet werden. Wie muss dafür die Seitentabelle aussehen? Prinzipiell so wie in der folgenden schematischen Abbildung: Natürlich wird der Speicherausbau des Rechners nicht vollständig in eine Seitentabelle dritter Stufe passen. Die Inhalte der hier schematisch gezeichneten Tabelle werden über noch mehr Seitentabellen verteilt werden müssen. Dies hängt wieder von den konkreten Größen der Seitentabellen ab, die durch die Werte p1, p2 und p3 bestimmt sind. Prinzipiell wird aber deutlich, wie eine transparente Realisierung des Paging im virtuellen Adressraum des Betriebssystems organisiert werden kann. Nehmen wir nun an, die obigen Seitentabellen sind im Speicher ab Adresse a9 eingetragen. Jetzt kann auch der vollständige Initialisierungscode ausprogrammiert werden: a2 UPTR = a6 a2+1 SPTR = a9 a2+2 USP = 0xFFFFFFFF a2+3 MM[--SSP] = 0 a2+4 <paging on> a2+5 RTI 7
8 Aufgabe 7: Führen Sie einen manuellen Trace des Initialisierungscodes und des Programmcodes vor, bis der Befehl JSR 2 zum zweiten Mal ausgeführt wird. Geben Sie dabei mindestens folgende Werte an: PC, effektiver PC, SSP, effektiver SSP, USP, effektiver USP, Modus (S/U), Paging (on/off), UPTR, SPTR. Antwort: Siehe nächste Seite. 8
9 PC eff.pc SSP eff.ssp USP eff.usp Modus Paging UPTR SPTR Kommentar (nächster Befehl) a2 a2 a11-1 a S off - - UPTR = a6 a2+1 a2+1 a11-1 a S off a6 - SPTR = a9 a2+2 a2+2 a11-1 a S off a6 a9 USP = 0xFFF a2+3 a2+3 a11-1 a11-1 0xF 0xF S off a6 a9 MM[--SSP] = 0 a2+4 a2+4 a11-2 a11-2 0xF 0xF S off a6 a9 paging on a2+5 a2+5 a11-2 a11-2 0xF 0xF S on a6 a9 RTI 0 a1+4 a11-1 a11-1 0xF a1+3 U on a6 a9 JSR 2 (Adresse 1 auf den Stack) 2 a1 a11-1 a11-1 0xE a1+2 U on a6 a9 OPA 3 a1+1 a11-1 a11-1 0xE a1+2 U on a6 a9 RTS (Rücksprungadresse 1) 1 a1+5 a11-1 a11-1 0xF a1+3 U on a6 a9 JMP 0 0 a1+4 a11-1 a11-1 0xF a1+3 U on a6 a9 JSR 2 (usw.)
Tutorium Rechnerorganisation
Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrRO-Tutorien 15 und 16
Tutorien zur Vorlesung Rechnerorganisation Tutorienwoche 10 am 29.06.2011 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft
MehrBesprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben
Themen heute Besprechung des 9. Übungsblattes Virtuelle Speicherverwaltung Aufgaben Besprechung des 9. Übungsblattes Aufgabe 2 Ist in einer Aufgabe wie hier keine explizite Wortbreite angegeben, nicht
MehrVirtueller Speicher und Memory Management
Virtueller Speicher und Memory Management Speicher-Paradigmen Programmierer ein großer Adressraum linear adressierbar Betriebssystem eine Menge laufender Tasks / Prozesse read-only Instruktionen read-write
MehrÜbungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 9 und Präsenzaufgaben Übung 10
Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 9 und Präsenzaufgaben Übung 10 Dominik Schoenwetter Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität
MehrPaging. Einfaches Paging. Paging mit virtuellem Speicher
Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz
MehrZwei Möglichkeiten die TLB zu aktualisieren
Zwei Möglichkeiten die TLB zu aktualisieren Die MMU kümmert sich um alles (Hardware-Lösung) sucht die p-entry wenn diese nicht da ist, behandelt direkt das TLB-miss zum Schluss wird die neue p-entry (virt
MehrProseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging
Proseminar Konzepte von Betriebssystem- Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Grundlegende Bedeutung von Speicheradressierung: Wie sind die Daten auf Dem Speicher
MehrTechnische Informatik 1 - HS 2017
Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik 1 - HS 2017 Übung 11 Datum: 21. 22. 12. 2017 Virtueller Speicher 1 Performanz Gehen Sie von einem virtuellen
MehrEchtzeitbetriebssysteme
Speicherverwaltung (Memory Management) Aufgaben der Memory-Management-Unit ist l der Speicherschutz und l die Adressumsetzung Wird durch Hardware unterstützt l Memory Management Unit (MMU) l MMU wird vom
MehrBetriebssysteme Vorlesung im Herbstsemester 2009
Betriebssysteme Vorlesung im Herbstsemester 2009 Universität Mannheim Kapitel 4: Adressräume Prof. Dr. Felix C. Freiling Lehrstuhl für Praktische Informatik 1 Universität Mannheim Vorlesung Betriebssysteme,
MehrProseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert
Proseminar Konzepte von Betriebssystem-Komponenten (KVBK) Vortrag zum Thema: Speicheraddressierung, Segmentierung, Paging Von Christian Hubert 1.: Speicherung und Adressierung von Daten Bei der Speicheradressierung
MehrKonzepte von Betriebssystemkomponenten Referat am Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner
Konzepte von Betriebssystemkomponenten Referat am 24.11.2003 Thema: Adressräume, Page Faults, Demand Paging, Copy on Write Referent: Johannes Werner Gliederung Adressräume Page Faults Demand Paging Copy
MehrBetriebssysteme. Wintersemester Kapitel 3 Speicherverwaltung. Patrick Kendzo
Betriebssysteme Wintersemester 2015 Kapitel 3 Speicherverwaltung Patrick Kendzo ppkendzo@gmail.com Programm Inhalt Einleitung Prozesse und Threads Speicherverwaltung Ein- / Ausgabe und Dateisysteme Zusammenfassung
Mehr(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl
Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112
MehrBetriebssysteme Teil 10 B: Fragen rund um Seitenfehler
Betriebssysteme Teil 10 B: Fragen rund um Seitenfehler 1 Überlegungen Wenn wir einige Seiten eines Programms in den Speicher laden, brauchen wir eine Strategie, welche Seiten als nächstes geladen werden
MehrSpeicherverwaltung (Swapping und Paging)
Speicherverwaltung (Swapping und Paging) Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente 750k 0 Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente
MehrLeichtgewichtsprozesse
Leichtgewichtsprozesse häufiger Prozeßwechsel stellt in einem Betriebssystem eine hohe Belastung dar; auch erfordert die Generierung eines neuen Prozesses viele System-Resourcen in vielen Anwendungen werden
Mehr2.3 Prozessverwaltung
Realisierung eines Semaphors: Einem Semaphor liegt genau genommen die Datenstruktur Tupel zugrunde Speziell speichert ein Semaphor zwei Informationen: Der Wert des Semaphors (0 oder 1 bei einem binären
MehrLinker: Adreßräume verknüpfen. Informationen über einen Prozeß. Prozeß-Erzeugung: Verwandtschaft
Prozeß: drei häufigste Zustände Prozeß: anatomische Betrachtung jeder Prozeß verfügt über seinen eigenen Adreßraum Sourcecode enthält Anweisungen und Variablen Compiler überträgt in Assembler bzw. Binärcode
MehrEinführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen
MehrRO-Tutorien 17 und 18
RO-Tutorien 17 und 18 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery TUTORIENWOCHE 12 AM 19.07.2012 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der
MehrLösungsvorschlag zur 6. Übung
rof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 9/1 Lösungsvorschlag zur 6. Übung 1 räsenzübungen 1.1 Schnelltest a) Caches und virtueller Speicher können
MehrÜbungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9
Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9 Dominik Schoenwetter Erlangen, 30. Juni 2014 Lehrstuhl für Informatik 3 (Rechnerarchitektur)
Mehr(Cache-Schreibstrategien)
Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. 2. Nennen Sie zwei rotierende magnetische digitale Datenspeicher. 3. Nennen Sie zwei
MehrÜbung 4 - Betriebssysteme I
Prof. Dr. Th. Letschert FB MNI 9. Juni 2002 Übung 4 - Betriebssysteme I Aufgabe 1 1. Erläutern Sie die Begriffe der transparent und der virtuell mit ihrer in der Informatik üblichen Bedeutung. 2. Wie werden
MehrSpeicher Virtuelle Speicherverwaltung. Speicherverwaltung
Speicherverwaltung Die Speicherverwaltung ist derjenige Teil eines Betriebssystems, der einen effizienten und komfortablen Zugriff auf den physikalischen Arbeitsspeicher eines Computer ermöglicht. Je nach
MehrÜbung zu Einführung in die Informatik # 10
Übung zu Einführung in die Informatik # 10 Tobias Schill tschill@techfak.uni-bielefeld.de 15. Januar 2016 Aktualisiert am 15. Januar 2016 um 9:58 Erstklausur: Mi, 24.02.2016 von 10-12Uhr Aufgabe 1* a),
MehrComputer-Systeme Teil 15: Virtueller Speicher
Computer-Systeme Teil 15: Virtueller Speicher Computer-Systeme WS 12/13 - Teil 15/Virtueller Speicher 14.01.2013 1 Übersicht Segmente Systemaufrufe Swapping Paging Computer-Systeme WS 12/13 - Teil 15/Virtueller
Mehr7. Speicherverwaltung
7. Speicherverwaltung Ziele Zuteilung des Arbeitsspeicher Abbildung der symbolischen Adresse auf die physikalische Adresse Adress-Transformation Symbolische Adresse verschiebbare Adresse physikalische
MehrTutorium Rechnerorganisation
Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrWie groß ist die Page Table?
Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten
MehrKapitel VI. Speicherverwaltung. Speicherverwaltung
Kapitel VI Speicherverwaltung 1 Speicherverwaltung Computer exekutiert Programme (mit Daten) im Hauptspeicher. Hauptspeicher: Großes Array von Wörtern (1 oder mehrere Bytes) Jedes Wort hat eine eigene
MehrArchitektur Verteilter Systeme Teil 2: Prozesse und Threads
Architektur Verteilter Systeme Teil 2: Prozesse und Threads 21.10.15 1 Übersicht Prozess Thread Scheduler Time Sharing 2 Begriff Prozess und Thread I Prozess = Sequentiell ablaufendes Programm Thread =
MehrBetriebssysteme. Vorlesung im Herbstsemester 2010 Universität Mannheim. Kapitel 6: Speicherbasierte Prozessinteraktion
Betriebssysteme Vorlesung im Herbstsemester 2010 Universität Mannheim Kapitel 6: Speicherbasierte Prozessinteraktion Felix C. Freiling Lehrstuhl für Praktische Informatik 1 Universität Mannheim Vorlesung
MehrEnterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13
UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 2 Virtual Storage el0100 copyright
MehrTechnische Informatik II Wintersemester 2002/03 Sommersemester 2001. Heiko Holtkamp Heiko@rvs.uni-bielefeld.de
Technische Informatik II Wintersemester 2002/03 Sommersemester 2001 Heiko Holtkamp Heiko@rvs.uni-bielefeld.de Speicher ist eine wichtige Ressource, die sorgfältig verwaltet werden muss. In der Vorlesung
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 21.12.2016 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von Betriebssystemen
MehrProf. Dr. Sharam Gharaei. Inhaltsverzeichnis. 1 Einleitung 1. 2 Grundlage der Realisierung 2. 3 Die Realisierung 3. Literaturverzeichnis 7
Prof. Dr. Sharam Gharaei Version 1.2.0, 07.04.2017 Inhaltsverzeichnis 1 Einleitung 1 1.1 Code-bezogene Aspekte 2 1.2 Speicherungsbezogene Aspekte 2 2 Grundlage der Realisierung 2 3 Die Realisierung 3 3.1
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 13. Vorlesung Inhalt Cache Lesen Schreiben Überschreiben Memory Management Unit (MMU) Translation Lookaside Buffer (TLB) Klausurvorbereitung Inhalte der Klausur Rechnergrundlagen
MehrBetriebssysteme Sommersemester Betriebssysteme. 5. Kapitel. Adressumsetzung. Dr. Peter Tröger / Prof. M. Werner. Professur Betriebssysteme
Betriebssysteme Sommersemester 2017 Betriebssysteme 5. Kapitel Adressumsetzung Dr. Peter Tröger / Prof. M. Werner Professur Betriebssysteme 5.1 Speicher schneller, teurer, kleiner Betriebssysteme Adressumsetzung
MehrIn diesem Abschnitt wollen wir uns mit der Architektur von Datenbank Managements Systemen beschäftigen.
1 In diesem Abschnitt wollen wir uns mit der Architektur von Datenbank Managements Systemen beschäftigen. Zunächst stellt sich die Frage: Warum soll ich mich mit der Architektur eines DBMS beschäftigen?
MehrÜbung zu Grundlagen der Betriebssysteme. 13. Übung 22.01.2012
Übung zu Grundlagen der Betriebssysteme 13. Übung 22.01.2012 Aufgabe 1 Fragmentierung Erläutern Sie den Unterschied zwischen interner und externer Fragmentierung! Als interne Fragmentierung oder Verschnitt
MehrGrundlagen der Informatik III Wintersemester 2010/2011
Grundlagen der Informatik III Wintersemester 21/211 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt mit Lösungsvorschlag 7.2.211 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen
MehrGrundlagen der Informatik III Wintersemester 2010/2011
Grundlagen der Informatik III Wintersemester 2010/2011 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt 07.02.2011 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen bearbeitet werden.
Mehr5 Kernaufgaben eines Betriebssystems (BS)
5 Kernaufgaben eines Betriebssystems (BS) Betriebssystem ist eine Menge von Programmen, die die Abarbeitung anderer Programme auf einem Rechner steuern und überwachen, insbesondere verwaltet es die Hardware-Ressourcen
Mehr4. Übung - Rechnerarchitektur/Betriebssysteme
4. Übung - Rechnerarchitektur/Betriebssysteme 1. Aufgabe: Caching Informatik I für Verkehrsingenieure Aufgaben inkl. Beispiellösungen a) Was ist ein Cache? Wann kommt Caching zum Einsatz? b) Welchen Vorteil
Mehr1. Speicher. Typische Nutzung eines Adreßraums. Systemsoftware. Textbereich relativ klein. Sehr großer Abstand zwischen Heap und Stack
1. Speicher 1 Typische Nutzung eines Adreßraums Textbereich relativ klein Sehr großer Abstand zwischen Heap und Stack Keine Verunreinigungen durch: E/A-Bereiche nicht bestückte Adreßbereiche fremde Kontrollflüsse
Mehr1. Welche Speichereinheiten werden belegt, wenn die folgenden Strategien eingesetzt werden?
Sommersemester 009 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Hausübung 05 Abgabe am 0.07.009 (Kästen D) Aufgabe : Speicherzuteilung (6++=8 Punkte) Es sei der
MehrEchtzeit-Multitasking
Technische Informatik Klaus-Dieter Thies Echtzeit-Multitasking Memory Management und System Design im Protected Mode der x86/pentium-architektur. Shaker Verlag Aachen 2002 Die Deutsche Bibliothek - CIP-Einheitsaufnahme
Mehré Er ist software-transparent, d.h. der Benutzer braucht nichts von seiner Existenz zu wissen. Adreßbus Cache- Control Datenbus
4.2 Caches é Cache kommt aus dem Französischen: cacher (verstecken). é Er kann durch ein Anwendungsprogramm nicht explizit adressiert werden. é Er ist software-transparent, d.h. der Benutzer braucht nichts
MehrEchtzeit-Multitasking
Technische Informatik Klaus-Dieter Thies Echtzeit-Multitasking Memory Management und System Design im Protected Mode der x86/pentium-architektur. Shaker Verlag Aachen 2002 Die Deutsche Bibliothek - CIP-Einheitsaufnahme
Mehr5.6 Segmentierter virtueller Speicher
5.6 Segmentierter virtueller Speicher Zur Erinnerung: Virtueller Speicher ermöglicht effiziente und komfortable Nutzung des realen Speichers; Sharing ist problematisch. Segmentierung erleichtert Sharing,
MehrBetriebssystemtechnik
Betriebssystemtechnik Übung 2 - Den Speicher beseiten Daniel Danner Christian Dietrich Gabor Drescher May 19, 2015 Betriebssystemtechnik 1 13 Ziel dieser Übung Betriebssystemtechnik 2 13 Ziel dieser Übung
MehrLösung von Übungsblatt 2
Lösung von Übungsblatt 2 Aufgabe 1 (Digitale Datenspeicher) 1. Nennen Sie einen digitalen Datenspeicher, der mechanisch arbeitet. Lochstreifen, Lochkarte, CD/DVD beim Pressen. 2. Nennen Sie zwei rotierende
MehrName: ES2 Klausur Thema: ARM Name: Punkte: Note:
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 75 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel
MehrUniversität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme. Vorlesung 4: Memory. Wintersemester 2001/2002. Peter B.
Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme Vorlesung 4: Memory Peter B. Ladkin Address Translation Die Adressen, die das CPU benutzt, sind nicht identisch mit den Adressen,
MehrLösung von Übungsblatt 5
Lösung von Übungsblatt 5 Aufgabe 1 (Speicherverwaltung) 1. Bei welchen Konzepten der Speicherpartitionierung entsteht interne Fragmentierung? Statische Partitionierung f Dynamische Partitionierung Buddy-Algorithmus
MehrKapitel 6 Speicherverwaltung Seite 1 zum Teil nach: Silberschatz&Galbin, Operating System Concepts, Addison-Wesley)
Kapitel 6 Speicherverwaltung Seite 1 6 Speicherverwaltung 6.1 Hintergrund Ein Programm muß zur Ausführung in den Hauptspeicher gebracht werden und in die Prozeßstruktur eingefügt werden. Dabei ist es in
MehrB1 Stapelspeicher (stack)
B1 Stapelspeicher (stack) Arbeitsweise des LIFO-Stapelspeichers Im Kapitel "Unterprogramme" wurde schon erwähnt, dass Unterprogramme einen so genannten Stapelspeicher (Kellerspeicher, Stapel, stack) benötigen
MehrEinführung. Übungen zur Vorlesung Virtuelle Maschinen. Stefan Potyra. SoSe 2009
Einführung Übungen zur Vorlesung Virtuelle Maschinen Stefan Potyra Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg SoSe 2009 Übungsaufgaben 1 Entwickeln
MehrDynamisches Binden in Multics
Dynamisches Binden in Multics AKSS Seminarvortrag Daniel Götz Friedrich-Alexander-Universität Erlangen-Nürnberg Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme 14.12.15 Motivation Welche
MehrKonzepte von Betriebssystemkomponenten
Konzepte von Betriebssystemkomponenten Systemstart und Programmausführung Seminarvortrag 15.12.2003, Michael Moese Übersicht 2. Systemstart 3. Programmausführung TEIL 1: Systemstart 1.1 Das BIOS 1.2 Der
MehrRechnerstrukturen Winter SPEICHER UND CACHE. (c) Peter Sturm, University of Trier 1
9. SPEICHER UND CACHE (c) Peter Sturm, University of Trier 1 Inhalt Grundlagen Speichertypen RAM / ROM Dynamisches RAM Cache- Speicher Voll AssoziaNv n- Wege AssoziaNv Direct Mapping Beispiel: 8 Bit- Register
Mehr2017/01/23 15:50 1/5 Bedienung
2017/01/23 15:50 1/5 Bedienung Bedienung (J.Müller, Hilfe zu JTCEMU) Das originale 2K-System Das 2 KByte große Betriebssystem bietet die wichtigsten Funktionen zur Eingabe und Verwaltung von BASIC-Programmen.
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Maren Bennewitz Version 29.1.214 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten
Mehr, SS2012 Übungsgruppen: Do., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speicher und Peripherie 183.579, SS2012 Übungsgruppen: Do., 31.05. Mi., 06.06.2012 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung
MehrSpeicherverwaltung III
Speicherverwaltung III Andreas Görzen Marius Schultchen Benjamin Kotke Sascha Sternheim 26. Februar 2013 Inhaltsverzeichnis 1 Datenstruktur zur physikalischen Speicherverwaltung 2 1.1 Übersicht möglicher
MehrSpeicher- und Cacheverwaltung unter Linux. Ralf Petring & Guido Schaumann
Speicher- und Cacheverwaltung unter Linux Ralf Petring & Guido Schaumann Übersicht Virtueller Adressraum Virtuelle Speicheraufteilung Reale Speicheraufteilung Speicherverwaltung Speicherzugriff Auslagerungsstrategien
Mehr(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl
Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112
MehrWunschvorstellung der Entwickler vom Speicher
Wunschvorstellung der Entwickler vom Speicher Unendlich groß Unendlich schnell Nicht flüchtig billig Obwohl sich der verfügbare Speicher laufend erhöht, wird immer mehr Speicher benötigt, als verfügbar
MehrDefinitionen zum Verschnitt
Definitionen zum Verschnitt Die absoluten Größen haben eine Einheit. Beim Bilden der Verhältnisgrößen wird die Einheit gekürzt. Man kann bei den Verhältnisgrößen die Größe durch die Anzahl vorgegebener
MehrSysteme I: Betriebssysteme Kapitel 4 Prozesse. Wolfram Burgard
Systeme I: Betriebssysteme Kapitel 4 Prozesse Wolfram Burgard Version 18.11.2015 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von Betriebssystemen
MehrBetriebssysteme SS Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. SB 3 ( , v2) Speicherverwaltung Ein-/Ausgabegeräte und Schnittstellen
Betriebssysteme SS 2013 Hans-Georg Eßer Dipl.-Math., Dipl.-Inform. SB 3 (17.03.2013, v2) Speicherverwaltung Ein-/Ausgabegeräte und Schnittstellen 17.03.2013, v2 Modul 6: Betriebssysteme, SS 2013, Hans-Georg
MehrDOSEMU. Vortrag im Hauptseminar Konzepte und Techniken virtueller Maschinen und Emulatoren. Matthias Felix FAU. 13.
DOSEMU Vortrag im Hauptseminar Konzepte und Techniken virtueller Maschinen und Emulatoren Matthias Felix filo@icip.de FAU 13. Juni 2007 Matthias Felix (FAU) DOSEMU 13. Juni 2007 1 / 22 Inhalt 1 Einführung
MehrGrundlagen Rechnerarchitektur und Betriebssysteme
Grundlagen Rechnerarchitektur und Betriebssysteme Johannes Formann Definition Computer: Eine Funktionseinheit zur Verarbeitung von Daten, wobei als Verarbeitung die Durchführung mathematischer, umformender,
MehrBetriebssysteme I WS 2016/2017. Betriebssysteme / verteilte Systeme Tel.: 0271/ , Büro: H-B 8404
Betriebssysteme I WS 2016/2017 Betriebssysteme / verteilte Systeme rolanda.dwismuellera@duni-siegena.de Tel.: 0271/740-4050, Büro: H-B 8404 Stand: 2. Februar 2017 Betriebssysteme / verteilte Systeme Betriebssysteme
MehrCache. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011
Cache Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Cache 1/53 2012-02-29 Einleitung Hauptspeicherzugriffe sind langsam die
MehrIntel x86 Bootstrapping
Intel x86 Bootstrapping Meine CPU, mein Code! Andreas Galauner SigInt 2010 Democode Es gibt Democode: http://github.com/g33katwork/ SigInt10OSWorkshop git clone git://github.com/g33katwork/ SigInt10OSWorkshop.git
Mehr5 Speicherverwaltung. bs-5.1 1
5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus
Mehr"Organisation und Technologie von Rechensystemen 4"
Klausur OTRS-4, 29.09.2004 Seite 1 (12) INSTITUT FÜR INFORMATIK Lehrstuhl für Rechnerarchitektur (Informatik 3) Universität Erlangen-Nürnberg Martensstr. 3, 91058 Erlangen 29.09.2004 Klausur zu "Organisation
MehrParallele und verteilte Anwendungen in Java
Rainer Oechsle Parallele und verteilte Anwendungen in Java ISBN-10: 3-446-40714-6 ISBN-13: 978-3-446-40714-5 Leseprobe Weitere Informationen oder Bestellungen unter http://www.hanser.de/978-3-446-40714-5
Mehr1. Von-Neumann-Architektur (7/66 Punkte)
Fakultät Informatik/Mathematik Seite 1/8 Datum: 23.12.2010 Name: Vorname: Arbeitszeit: 60 Minuten Matr.-Nr.: Hilfsmittel: alle eigenen Unterschrift: wird vom Prüfer ausgefüllt 1 2 3 4 5 6 7 8 9 Diese hat
MehrName: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
MehrHauptspeicherverwaltung - Memory Management
Hauptspeicherverwaltung - Memory Management Operating Systems I SS21 Prof. H.D.Clausen - unisal 1 Speicherhierarchie Verarbeitung cache Sekundär- Speicher Primär- Speicher ALU SS21 Prof. H.D.Clausen -
MehrSchreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen).
Schreiben von Pages Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Write Through Strategie (siehe Abschnitt über Caching) ist hier somit nicht sinnvoll. Eine sinnvolle
Mehr183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013
VU Technische Grundlagen der Informatik Übung 7: Speicher, Peripherie 183.579, WS2012 Übungsgruppen: Mo., 07.01. Do., 10.01.2013 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung
MehrVirtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44
Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock
MehrBetriebssysteme. Speicherverwaltung - Grundlegende Konzepte. Sommersemester 2014 Prof. Dr. Peter Mandl. Prof. Dr. Peter Mandl Seite 1.
Speicherverwaltung - Grundlegende Konzepte Sommersemester 2014 Prof. Dr. Peter Mandl Prof. Dr. Peter Mandl Seite 1 Gesamtüberblick 1. Einführung in 2. Betriebssystemarchitekturen und Betriebsarten 3. Interruptverarbeitung
MehrSommersemester Implementierung I: Struktur
Sommersemester 2003 Implementierung I: Struktur 2 Aufgabe 3 Implementierung I: Struktur Umfang: 1 Woche Punkte: 50 P. In den ersten beiden Aufgaben wurden die Struktur und das Verhalten des Systems modelliert.
MehrProgrammiersprache 1 (C++) Prof. Dr. Stefan Enderle NTA Isny
Programmiersprache 1 (C++) Prof. Dr. Stefan Enderle NTA Isny 9. Zeiger Arbeitsspeicher / Adressen Der Arbeitsspeicher des Computers (RAM) besteht aus einem Feld von Speicherzellen, beginnend bei Adresse
MehrRechnerorganisation. Überblick über den Teil 13
Rechnerorganisation Teil 3 9. Juni 2 KC Posch Überblick über den Teil 3 Arbiter: Wie können sich 2 aktive Partner vertragen? Direkter Speicherzugriff: Ein Ko Prozessor zum Daten Schaufeln Die Verbesserung
MehrBesprechung der Probeklausur Übungsscheine, inoffizielle Evaluation Übungsaufgaben Noch Fragen?
Themen heute Besprechung der Probeklausur Übungsscheine, inoffizielle Evaluation Übungsaufgaben Noch Fragen? Besprechung der Probeklausur Probeklausur wird jetzt ausgeteilt Notenschlüssel: 45 37,5 Punkte:
Mehr4.3 Hintergrundspeicher
4.3 Hintergrundspeicher Registers Instr./Operands Cache Blocks Memory Pages program 1-8 bytes cache cntl 8-128 bytes OS 512-4K bytes Upper Level faster Disk Tape Files user/operator Mbytes Larger Lower
MehrFreispeicherverwaltung
Freispeicherverwaltung Allgemeine Techniken und Anwendung unter Linux Martin Wahl, 17.11.03 Freispeicherverwaltung 1 Überblick Allgemeines Suchstrategien Verwaltungsstrategien externer / interner Verschnitt
MehrVorlesung Programmieren
Vorlesung Programmieren 17 Vom Programm zur Maschine Prof. Dr. Ralf H. Reussner Version 1.0 LEHRSTUHL FÜR SOFTWARE-DESIGN UND QUALITÄT (SDQ) INSTITUT FÜR PROGRAMMSTRUKTUREN UND DATENORGANISATION (IPD),
Mehr