Betriebssysteme Sommersemester Betriebssysteme. 5. Kapitel. Adressumsetzung. Dr. Peter Tröger / Prof. M. Werner. Professur Betriebssysteme
|
|
- Jonas Kneller
- vor 6 Jahren
- Abrufe
Transkript
1 Betriebssysteme Sommersemester 2017 Betriebssysteme 5. Kapitel Adressumsetzung Dr. Peter Tröger / Prof. M. Werner Professur Betriebssysteme
2 5.1 Speicher schneller, teurer, kleiner Betriebssysteme Adressumsetzung 5.1 Speicher Register Cache Hauptspeicher langsamer, billiger, größer Massenspeicher (Magnetplatte, Solid State Disk,...) Archiv (Band, CD-ROM,...) Hauptspeicher oberste Schicht, auf die vollständig wahlfrei zugegriffen wird SoSe 2017 P. Tröger / M. Werner 2 / 33 osg.informatik.tu-chemnitz.de
3 5.1 Speicher Hauptspeicher Ausführung eines Programms: Instruktionen liegen im Hauptspeicher (bzw. Cache) vor CPU lädt diese und führt sie aus (program counter, Assembler) Instruktionen mit absoluter und relativer Adressierung Wie bei vielen Ressourcen wird auch bei Speicher zwischen physischer und logischer Ressource unterschieden Konzept des Adressraums In diesem Zusammenhang gibt es eine Reihe von Problembereichen: Zuordnung logischen zu physischen Adressraum Adressumsetzung Effektive Nutzung von Speicher Virtueller Speicher Speicherverwaltung innerhalb des logischen Adressraums SoSe 2017 P. Tröger / M. Werner 3 / 33 osg.informatik.tu-chemnitz.de
4 5.2 Adressräume 5.2 Adressräume Hauptspeicher stellt sich über Adressräume dar Adressraum: Zusammenhängende Menge von Adressen Logischer Adressraum: Sichtweise im laufenden Programm Physischer Adressraum: Sichtweise der Hardware, definiert durch Adressbus Jeder Prozess hat kontinuierlichen Adressraum zur Verfügung Im einfachsten Fall entspricht der logische dem physischen Adressraum (MS-DOS, Lader des Betriebssystems, BIOS / UEFI, bare metal - Systeme) Mit Nebenläufigkeit ist Verwaltung mehrerer logischer Adressräume nötig Jeder Prozess hat eigenen isolierten logischen Adressraum Betriebssystem koordiniert die Abbildung auf physische Adressbereiche Gemeinsame Adressbereiche sinnvoll und nötig Teile des logischen Adressraums können ungültig werden Zugriff darauf führt zu Fehler SoSe 2017 P. Tröger / M. Werner 4 / 33 osg.informatik.tu-chemnitz.de
5 Abbildung Betriebssysteme Adressumsetzung 5.2 Adressräume Problem: Wie werden logische Adressräume auf den physischen abgebildet? Adressraum Prozess 1 Adressraum Prozess 2 Physischer Adressraum Adressraum Prozess 3 Wir diskutieren verschiedene Ansätze SoSe 2017 P. Tröger / M. Werner 5 / 33 osg.informatik.tu-chemnitz.de
6 5.3 Direkte Adressierung 5.3 Direkte Adressierung Programm-/Datenadresse Physischer Adressraum (Speicher) Direkte Adressierung: In einem ausführbaren Programm, d.h. nach Kompilieren und Binden, werden direkt physische Adressen verwendet (Programmadresse = physische Speicheradresse) Logische Adressräume sind Teilbereiche des physischen Adressraums Adressen werden vom Compiler/Linker festgelegt Adressbindung zur Übersetzungszeit Lage des Programms im Hauptspeicher ist vorgegeben und kann nicht verändert werden SoSe 2017 P. Tröger / M. Werner 6 / 33 osg.informatik.tu-chemnitz.de
7 Problem Betriebssysteme Adressumsetzung 5.3 Direkte Adressierung Bei Mehrprogrammbetrieb führt die Adressbindung zur Übersetzungszeit zu Konflikten Physischer Adressraum (Speicher) Programm A Programm B Programme können nur dann gemeinsam in Speicher geladen werden, wenn Adressräume disjunkt sind Die Festlegung der endgültigen Adressen hat ohne Kenntnis des Belegungszustands stattgefunden, d.h. zu früh Gute Speicherausnutzung nicht möglich SoSe 2017 P. Tröger / M. Werner 7 / 33 osg.informatik.tu-chemnitz.de
8 5.4 Verschiebbarer Code 5.4 Verschiebbarer Code Idee: endgültigen Adressen erst beim Laden des Programms festlegen Variante 1: positionsunabhängiger Code (PIC) Assembler-Code benutzt ausschliesslich relative Adressierung (-fpic) Muss vom Compiler unterstützt werden Variante 2: verschiebbarer Code Programme im verschiebbaren (relocatable) Format Logische Adressen werden beim Laden auf physische umgerechnet Umsetzung übernimmt Lader Adressbindung zur Ladezeit : MOV R1, adr : +k k: belegt Lader verschiebbares Programm Speicher SoSe 2017 P. Tröger / M. Werner 8 / 33 osg.informatik.tu-chemnitz.de
9 5.5 Relative Adressierung 5.5 Relative Adressierung Bei Bindung zur Ladezeit muss der Lader alle Adressen umrechnen Flexiblere Alternative: Adressbindung zur Laufzeit Logische Adressräume beginnen wieder stets bei Adresse 0 Prozessor enthält Basisadressregister (BAR), das beim Laden auf passende Anfangsadresse gesetzt wird Bei jedem Speicherzugriff wird BAR zur Programmadresse addiert Logische Adresse ist relative Adresse Verlangt Unterstützung durch die Hardware Speicher Programm-/Datenadresse r Basisadresse b + b r SoSe 2017 P. Tröger / M. Werner 9 / 33 osg.informatik.tu-chemnitz.de
10 Idee: Logischer Adressraum wird in kleinere Stücke zerlegt, die unabhängig voneinander dem physischen Speicher zugeordnet werden Stücke können gleich oder unterschiedlich lang sein Abbildung durch Betriebssystem konfiguriert (Strategie) Adressübersetzung on-the-fly durch Komponente der CPU (Mechanismus) Memory Management Unit (MMU) Programmadressraum Speicher MMU SoSe 2017 P. Tröger / M. Werner 10 / 33 osg.informatik.tu-chemnitz.de
11 Verschnitt Betriebssysteme Adressumsetzung Variante 1: Physischer Adressraum wird in gleich lange Stücke aufgeteilt Speicheranforderung wird auf Vielfaches einer festen Größe aufgerundet Dadurch entsteht Speicherplatz, der als belegt gekennzeichnet ist, aber nicht benutzt wird interner Verschnitt f int (internal fragmentation) Variante 2: Physischer Adressraum wird in unterschiedlich lange Stücke aufgeteilt Speicheranforderung wird exakt bedient Durch die Dynamik des Belegens/Freigebens kann es vorkommen, dass eine Anforderung zwar von der Gesamtmenge des freien Speichers her erfüllbar wäre, durch die Zerstückelung jedoch kein hinreichend großes Stück gefunden werden kann externer Verschnitt f ext (external fragmentation) SoSe 2017 P. Tröger / M. Werner 11 / 33 osg.informatik.tu-chemnitz.de
12 Verschnitt (Forts.) frei, aber ggf. nicht belegbar (externer Verschnitt) belegt, aber nicht benutzt (interner Verschnitt) belegt und benutzt belegt SoSe 2017 P. Tröger / M. Werner 12 / 33 osg.informatik.tu-chemnitz.de
13 Externer Verschnitt SoSe 2017 P. Tröger / M. Werner 13 / 33 osg.informatik.tu-chemnitz.de
14 Paging Stückelung in gleichlange Teile Paging Kein externer, aber interner Verschnitt Teile des logischen Adressraums heißen Seiten (pages) Der physische Adressraum wird in Seitenrahmen (page frames, auch Kacheln) unterteilt Programmadressraum Speicher SoSe 2017 P. Tröger / M. Werner 14 / 33 osg.informatik.tu-chemnitz.de
15 Seitentabelle Betriebssysteme Adressumsetzung Logische Adressen bestehen nun aus zwei Teilen: Seitennummer (page number) und Relativadresse (offset, displacement) innerhalb der Seite Seitentabelle pro laufenden Programm, ebenfalls im Hauptspeicher Prozessor braucht lediglich physische Basisadresse der Seitentabelle Im Register gespeichert, minimaler Aufwand bei Prozessumschaltung MMU ermittelt aus Seitennummer den passenden Tabelleneintrag Physische Basiadresse der Kachel und Offset werden addiert Tabellenbasisadresse Seitentabelle Speicher + Seite Byte Programm-/Datenadresse K SoSe 2017 P. Tröger / M. Werner 15 / 33 osg.informatik.tu-chemnitz.de
16 Seitengröße Betriebsmodus des Prozessors bestimmt Größe des logischen Adressraums 32-Bit X86 Intel Prozessor: logische Adressen mit 32 Bit, max. 4GB adressierbar 64-Bit X86_64 Intel Prozessor: logische Adressen mit 48 Bit, max. 256TB adressierbar logische Adressen mit 64 Bit 16EB wären adressierbar Seitengröße ist ein Tradeoff zwischen Verschnitt und Overhead Adressraum Seitengröße Anzahl der Seiten min. Größe einer Seitentabelle 2 32 Adressen 2 12 = 4KB 2 32 /2 12 = bit = 4MB 2 32 Adressen 2 22 = 4MB 2 32 /2 22 = bit = 4KB 2 48 Adressen 2 12 = 4KB 2 48 /2 12 = GB 2 48 Adressen 2 22 = 4MB 2 48 /2 22 = MB 2 64 Adressen 2 12 = 4KB 2 64 /2 12 = PB 2 64 Adressen 2 22 = 4MB 2 64 /2 22 = TB SoSe 2017 P. Tröger / M. Werner 16 / 33 osg.informatik.tu-chemnitz.de
17 Seitentabellen für große Speicherbereiche Lösungsansätze: Mehrstufige Seitentabelle Seitenverzeichnis (page directory) zeigt auf untergeordnete Seitentabellen Nicht alle Tabellen immer nötig Auslagerung Seitentabellen lassen sich wiederverwenden Zwei Speicherzugriffe bei TLB miss nötig Invertierte Seitentabelle, (page) frame table Nur im Hauptspeicher vorhandene Seiten enthalten Kleiner als Seitentabelle Geschwindigkeitsproblem Einsatz von Hash-Funktionen SoSe 2017 P. Tröger / M. Werner 17 / 33 osg.informatik.tu-chemnitz.de
18 Mehrstufige Seitentabelle bei X86 (32 bit) index Page table Page table Byte within page selector entry selector P^_%[#"+0.% %:.0"960;-" 10 bits 10 bits 12 bits PFN 0 CR Page table selector physical address Page table entry selector index Byte within page physical page number ( page frame number or PFN ) Page Directory (one per process, 1024 entries) Page Tables (up to 512 per process, plus up to 512 system-wide) Physical Pages (up to 2^20) 20 SoSe 2017 P. Tröger / M. Werner 18 / 33 osg.informatik.tu-chemnitz.de
19 Invertierte Seitentabelle Tabelle speichert pro Kachel ein <Prozess-ID, Seitennummer> - Tupel Unabhängig von der Größe des logischen Adressraums Skalierbarkeit Effiziente Suche nach Seitennummer bei Adressumsetzung nötig Aus Seitennummer wird Hash gebildet Separate Abbildung von Hash-Werten auf Tabelleneinträge Tabelleneinträge mit gleichem Hash-Wert verweisen aufeinander Gemeinsame Seiten dann schwierig zu realisieren Anwendung: UltraSPARC, IA64, PowerPC SoSe 2017 P. Tröger / M. Werner 19 / 33 osg.informatik.tu-chemnitz.de
20 Invertierte Seitentabelle (Forts.) SoSe 2017 P. Tröger / M. Werner 20 / 33 osg.informatik.tu-chemnitz.de
21 Segmentierung Betriebssysteme Adressumsetzung Stückelung in Teile variabler Länge Segmentierung Kein interner, aber externer Verschnitt Teile des logischen Speicherraums heißen Segmente Programmadressraum Speicher belegt frei frei SoSe 2017 P. Tröger / M. Werner 21 / 33 osg.informatik.tu-chemnitz.de
22 Segmenttabelle Segmente werden ähnlich wie Seiten (aber diesmal variabler Größe) in einer Tabelle verwaltet Segmente können an beliebigen Adressen beginnen Segmenttabelle muss volle Adresse enthalten Adressen bestehen aus zwei Teilen: Segmentnummer und Relativadresse innerhalb des Segments Relativadresse innerhalb des Segments wird zur Segmentbasisadresse addiert Tabellenbasisadresse Segmenttabelle Speicher + Segment Byte + Programm-/Datenadresse SoSe 2017 P. Tröger / M. Werner 22 / 33 osg.informatik.tu-chemnitz.de
23 Paging vs. Segmentation Seitenumsetzung K Segmentumsetzung Beide Verfahren werden häufig kombiniert Z.T. mehrstufige Verfahren SoSe 2017 P. Tröger / M. Werner 23 / 33 osg.informatik.tu-chemnitz.de
24 Beschleunigung Segment- und Seitentabellen sind im Hauptspeicher Für Bildung der physischen Adresse muss zunächst Seiten- und/oder Segmentadresseintrag beschafft werden Pro Adresszugriff damit mindestens zwei Hauptspeicherzugriffe erforderlich Idee: Zuletzt benötigte Segment- oder Seiteneinträge werden in einem schnellen Registersatz gespeichert TLB = Translation Lookaside Buffer inhaltsbasierte Adressierung, Suche in einem Schritt Typische Trefferquote des TLB liegt bei über 99% (Lokalitätsprinzip) Umschaltung oder Ändern der Seitentabelle invalidiert den TLB Tagged TLB: Markierung von Einträgen mit Prozess- oder VCPU-ID Komplexes Problem bei SMP-Systemen (TLB shootdown) SoSe 2017 P. Tröger / M. Werner 24 / 33 osg.informatik.tu-chemnitz.de
25 Zweistufige Adressumsetzung mit TLB Tabellenbasisadresse + Segmenttabelle Seitentabelle + TLB (Assoziativspeicher) Segment Seite Kachel Speicher Segment Seite Byte Programm-/Datenadresse K SoSe 2017 P. Tröger / M. Werner 25 / 33 osg.informatik.tu-chemnitz.de
26 Translation Lookaside Buffer Cache mit logischen Adressen TLB wird nur bei cache miss konsultiert Optimierung möglich - Parallele Abfrage von Cache und TLB Cache mit physischen Adressen TLB wird zu jeder Adresse befragt TLB miss und cache miss sind gleich schlecht Hauptspeicherzugriff Leistungsoptimierung mit mehrstufigen TLBs, Beispiel Intel Nehalem Level 1 Daten-TLB: 64 Einträge für 4KB-Seiten, 32 Einträge für 2MB/4MB-Seiten Level 1 Instruktions-TLB: 128 Einträge für kleine Seiten, 7 Einträge für große Seiten Level 2 TLB: 512 Einträge Pro Eintrag jeweils ID für den virtuellen Prozessor SoSe 2017 P. Tröger / M. Werner 26 / 33 osg.informatik.tu-chemnitz.de
27 Schutz und Teilen Stückelung unterstützt das Teilen von physischen Speicherbereichen Gemeinsamer Code: Mehrere Instanzen des gleichen Programms, gemeinsam genutzte Bibliotheken, Betriebssystem-Code Gemeinsame Daten: Kommunikation und Abstimmung zwischen Prozessen Stückelung unterstützt den Schutz von physischen Speicherbereichen Individuelle Rechte als Teil der Seiten- / Segmenttabelle Werden vom Betriebssystem konfiguriert (Seiten lesen, schreiben, ausführen) Überprüft von MMU während der Auflösung, ggf. Trap Ungenutzte physische Bereiche können als ungültig markiert werden Beispiel Never execute (NX) Bit: Seiteninhalt kann nicht als Code ausgeführt werden Schutz gegen Überlaufattacken SoSe 2017 P. Tröger / M. Werner 27 / 33 osg.informatik.tu-chemnitz.de
28 Schutz und Teilen (Forts.) SoSe 2017 P. Tröger / M. Werner 28 / 33 osg.informatik.tu-chemnitz.de
29 Adressraum des Betriebssystems Heutzutage üblich: Jede logische (!) Adressraum wird aufgeteilt Seiten mit Code und Daten des Betriebssystems Seiten mit Code und Daten der Anwendung Die Kacheln mit den Betriebssystemdaten werden in alle logischen Adressräume an der gleichen Stelle eingeblendet Logische Adressen bleiben aus Betriebssystemsicht immer gleich Beim Moduswechsel bleibt der TLB (größtenteils) gültig Das Betriebssystem lebt somit in allen logischen Adressräumen Seitentabelle definiert, ob Kachel zum Nutzer- oder Kernmodus gehört Alternative: Eigene Seitentabellen für Nutzer- und Kernmodus Größerer Adressraum für Anwendung, Moduswechsel invalidiert TLB Beispiel: 4G/4G Path für Linux - 30% Leistungsverlust SoSe 2017 P. Tröger / M. Werner 29 / 33 osg.informatik.tu-chemnitz.de
30 Beispiel: 32 Bit Windows Prozess SoSe 2017 P. Tröger / M. Werner 30 / 33 osg.informatik.tu-chemnitz.de
31 Copy-On-Write Idee gemeinsam genutzter Seiten für copy-on-write Grundlage für fork() in Unix Aus Nutzersicht: Kopieren eines Speicherbereiches bzw. Adressraums Intern: Seitentabelleneinträge von Eltern und Kind werden als nur lesen markiert Zugriffsfehler bei Änderung durch MMU gemeldet Betriebssystem behandelt Fehler, legt echte Kopie an, wiederholt Aktion Orig. Data Process Address Space Orig. Data Process Address Space Page 1 Page 3 Page 1 Page 3 Page 2 Physical memory Page 2 Copy of page 2 Physical memory Orig. Data Process Address Space Mod d. Data Process Address Space SoSe 2017 P. Tröger / M. Werner 31 / 33 osg.informatik.tu-chemnitz.de
32 Beispiel: Seitentabelleneintrag bei X86 Res (writable on MP Systems) Res Res Reserved bits Global Res (large page if PDE) are used only when PTE is not valid Dirty Accessed Cache disabled Write through Owner Write (writable on MP Systems) Page frame number U P Cw Gi L D A Cd Wt O W V valid 29 SoSe 2017 P. Tröger / M. Werner 32 / 33 osg.informatik.tu-chemnitz.de
33 5.7 Zusammenfassung 5.7 Zusammenfassung Speicher als Ressource Abbildung vom physischen Adressraum (Hardware) in logische Adressräume für die Prozesse Mechanismus zur Umsetzung ist Teil der Hardware (Geschwindigkeit) Konfiguration durch Betriebssystem während der Ausführung (Strategie) Streuende Adressierung (Segmentierung, Paging) heutzutage Standard Kernel ohne MMU-Nutzung nur noch in kleinen eingebetteten Systemen MMU-Charakteristiken ändern sich mit jeder Prozessorgeneration SoSe 2017 P. Tröger / M. Werner 33 / 33 osg.informatik.tu-chemnitz.de
Tutorium Rechnerorganisation
Woche 11 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrEchtzeitbetriebssysteme
Speicherverwaltung (Memory Management) Aufgaben der Memory-Management-Unit ist l der Speicherschutz und l die Adressumsetzung Wird durch Hardware unterstützt l Memory Management Unit (MMU) l MMU wird vom
MehrKapitel 9 Hauptspeicherverwaltung
Kapitel 9 Hauptspeicherverwaltung Einführung: Speicher als Betriebsmittel Speicherkapazität wächst ständig ein PC heute hat 1000 mal soviel Speicher wie 1965 der größte Computer der Welt Anwendungsprogramme
MehrLinker: Adreßräume verknüpfen. Informationen über einen Prozeß. Prozeß-Erzeugung: Verwandtschaft
Prozeß: drei häufigste Zustände Prozeß: anatomische Betrachtung jeder Prozeß verfügt über seinen eigenen Adreßraum Sourcecode enthält Anweisungen und Variablen Compiler überträgt in Assembler bzw. Binärcode
MehrWie groß ist die Page Table?
Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten
MehrKapitel 6 Speicherverwaltung Seite 1 zum Teil nach: Silberschatz&Galbin, Operating System Concepts, Addison-Wesley)
Kapitel 6 Speicherverwaltung Seite 1 6 Speicherverwaltung 6.1 Hintergrund Ein Programm muß zur Ausführung in den Hauptspeicher gebracht werden und in die Prozeßstruktur eingefügt werden. Dabei ist es in
MehrPaging. Einfaches Paging. Paging mit virtuellem Speicher
Paging Einfaches Paging Paging mit virtuellem Speicher Einfaches Paging Wie bisher (im Gegensatz zu virtuellem Speicherkonzept): Prozesse sind entweder ganz im Speicher oder komplett ausgelagert. Im Gegensatz
MehrTechnische Informatik II Wintersemester 2002/03 Sommersemester 2001. Heiko Holtkamp Heiko@rvs.uni-bielefeld.de
Technische Informatik II Wintersemester 2002/03 Sommersemester 2001 Heiko Holtkamp Heiko@rvs.uni-bielefeld.de Speicher ist eine wichtige Ressource, die sorgfältig verwaltet werden muss. In der Vorlesung
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 21.12.2016 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von Betriebssystemen
Mehr7. Speicherverwaltung
7. Speicherverwaltung Ziele Zuteilung des Arbeitsspeicher Abbildung der symbolischen Adresse auf die physikalische Adresse Adress-Transformation Symbolische Adresse verschiebbare Adresse physikalische
MehrVirtueller Speicher. SS 2012 Grundlagen der Rechnerarchitektur Speicher 44
Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 44 Die Idee Virtuelle Adressen Prozess 1 Speicherblock 0 Speicherblock 1 Speicherblock 2 Speicherblock 3 Speicherblock 4 Speicherblock
MehrEinführung in die technische Informatik
Einführung in die technische Informatik Christopher Kruegel chris@auto.tuwien.ac.at http://www.auto.tuwien.ac.at/~chris Betriebssysteme Aufgaben Management von Ressourcen Präsentation einer einheitlichen
MehrKapitel VI. Speicherverwaltung. Speicherverwaltung
Kapitel VI Speicherverwaltung 1 Speicherverwaltung Computer exekutiert Programme (mit Daten) im Hauptspeicher. Hauptspeicher: Großes Array von Wörtern (1 oder mehrere Bytes) Jedes Wort hat eine eigene
MehrÜbung zu Grundlagen der Betriebssysteme. 13. Übung 22.01.2012
Übung zu Grundlagen der Betriebssysteme 13. Übung 22.01.2012 Aufgabe 1 Fragmentierung Erläutern Sie den Unterschied zwischen interner und externer Fragmentierung! Als interne Fragmentierung oder Verschnitt
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 13. Vorlesung Inhalt Cache Lesen Schreiben Überschreiben Memory Management Unit (MMU) Translation Lookaside Buffer (TLB) Klausurvorbereitung Inhalte der Klausur Rechnergrundlagen
MehrDefinitionen zum Verschnitt
Definitionen zum Verschnitt Die absoluten Größen haben eine Einheit. Beim Bilden der Verhältnisgrößen wird die Einheit gekürzt. Man kann bei den Verhältnisgrößen die Größe durch die Anzahl vorgegebener
Mehrwichtigstes Betriebsmittel - neben dem Prozessor: Speicher
Speicherverwaltung Aufgaben der Speicherverwaltung wichtigstes Betriebsmittel - neben dem Prozessor: Speicher Sowohl die ausführbaren Programme selbst als auch deren Daten werden in verschiedenen Speicherbereichen
Mehr1. Speicher. Typische Nutzung eines Adreßraums. Systemsoftware. Textbereich relativ klein. Sehr großer Abstand zwischen Heap und Stack
1. Speicher 1 Typische Nutzung eines Adreßraums Textbereich relativ klein Sehr großer Abstand zwischen Heap und Stack Keine Verunreinigungen durch: E/A-Bereiche nicht bestückte Adreßbereiche fremde Kontrollflüsse
MehrFreispeicherverwaltung Martin Wahl,
Freispeicherverwaltung Martin Wahl, 17.11.03 Allgemeines zur Speicherverwaltung Der physikalische Speicher wird in zwei Teile unterteilt: -Teil für den Kernel -Dynamischer Speicher Die Verwaltung des dynamischen
MehrTechnische Informatik 2 Speichersysteme, Teil 3
Technische Informatik 2 Speichersysteme, Teil 3 Prof. Dr. Miroslaw Malek Sommersemester 2004 www.informatik.hu-berlin.de/rok/ca Thema heute Virtueller Speicher (Fortsetzung) Translation Lookaside Buffer
Mehr(Prüfungs-)Aufgaben zum Thema Speicherverwaltung
(Prüfungs-)Aufgaben zum Thema Speicherverwaltung 1) Ein Betriebssystem mit virtueller Speicherverwaltung arbeite mit 32 Bit langen virtuellen Adressen einer Seitengröße von 4KB zweistufigem Paging, wobei
Mehr(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl
Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112
MehrMemory Management. Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at
Memory Management Peter Puschner Institut für Technische Informatik peter@vmars.tuwien.ac.at 1 Speicherverwaltung Effektive Aufteilung und Verwaltung des Arbeitsspeichers für BS und Programme Anforderungen
MehrLinux Paging, Caching und Swapping
Linux Paging, Caching und Swapping Inhalte Paging Das Virtuelle Speichermodell Die Page Table im Detail Page Allocation und Page Deallocation Memory Mapping & Demand Paging Caching Die verschiedenen Caches
Mehrggf. page fault virtuelle Adresse physikalische Adresse Hauptspeicher Seitenrahmen Register Seitentabelle logical address page number frame number
Se 19 14:20:18 amd64 sshd[20494]: Acceted rsa or esser rom :::87.234.201.207 ort 61557 Se 19 14:27:41 amd64 syslog-ng[7653]: STATS: droed 0 Se 20 01:00:01 amd64 /usr/sbin/cron[29278]: (root) CMD (/sbin/evlogmgr
MehrSpeicherverwaltung (Swapping und Paging)
Speicherverwaltung (Swapping und Paging) Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente 750k 0 Rückblick: Segmentierung Feste Einteilung des Speichers in einzelne Segmente
Mehr5.6 Segmentierter virtueller Speicher
5.6 Segmentierter virtueller Speicher Zur Erinnerung: Virtueller Speicher ermöglicht effiziente und komfortable Nutzung des realen Speichers; Sharing ist problematisch. Segmentierung erleichtert Sharing,
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
MehrGrundlagen Rechnerarchitektur und Betriebssysteme
Grundlagen Rechnerarchitektur und Betriebssysteme Johannes Formann Definition Computer: Eine Funktionseinheit zur Verarbeitung von Daten, wobei als Verarbeitung die Durchführung mathematischer, umformender,
MehrComputeranwendung in der Chemie Informatik für Chemiker(innen) 3. Software
Computeranwendung in der Chemie Informatik für Chemiker(innen) 3. Software Jens Döbler 2003 "Computer in der Chemie", WS 2003-04, Humboldt-Universität VL3 Folie 1 Grundlagen Software steuert Computersysteme
MehrFachbericht Thema: Virtuelle Speicherverwaltung
Fachbericht 15.10.99 1 HINTERGRÜNDE/ MOTIVATION 2 2 FUNKTIONEN DER SPEICHERVERWALTUNG 2 3 ARTEN DER SPEICHERVERWALTUNG 2 3.1 STATISCHE SPEICHERVERWALTUNG 2 3.2 DYNAMISCHE SPEICHERVERWALTUNG 3 3.2.1 REALER
MehrGrundlagen der Informatik III Wintersemester 2010/ Vorlesung Dr.-Ing. Wolfgang Heenes
Grundlagen der Informatik III Wintersemester 2010/2011 25. Vorlesung Dr.-Ing. Wolfgang Heenes int main() { printf("hello, world!"); return 0; } msg: main:.data.asciiz "Hello, world!".text.globl main la
MehrAnbindung zum Betriebssystem (BS)
5.1 Einleitung Anbindung zum Betriebssystem (BS) Aufgaben BS Schnittstelle zur Hardware Sicherstellung des Betriebs mit Peripherie Dienste erfüllen für Benutzung Rechner durch Verwaltung der Ressourcen
Mehr, SS2012 Übungsgruppen: Do., Mi.,
VU Technische Grundlagen der Informatik Übung 7: Speicher und Peripherie 183.579, SS2012 Übungsgruppen: Do., 31.05. Mi., 06.06.2012 Aufgabe 1: Ihre Kreativität ist gefragt! Um die Qualität der Lehrveranstaltung
MehrSpeicher Virtuelle Speicherverwaltung. Speicherverwaltung
Speicherverwaltung Die Speicherverwaltung ist derjenige Teil eines Betriebssystems, der einen effizienten und komfortablen Zugriff auf den physikalischen Arbeitsspeicher eines Computer ermöglicht. Je nach
Mehr5 Speicherverwaltung. bs-5.1 1
5 Speicherverwaltung bs-5.1 1 Pufferspeicher (cache) realer Speicher Primärspeicher/Arbeitsspeicher (memory) Sekundärspeicher/Hintergrundspeicher (backing store) (Tertiärspeicher/Archivspeicher) versus
MehrBootvorgang des DSM-Systems Systems Plurix
Bootvorgang des DSM-Systems Systems Plurix Stefan Frenz Vortrag im Rahmen der Abteilungsbesprechung Voraussetzungen: CPU CPU-Modi Voraussetzungen: BIOS Rechner-Initialisierung durch das BIOS Interrupt
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 11.01.2017 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, historische Entwicklung, unterschiedliche Arten von Betriebssystemen
MehrTechnische Informatik 2 Speichersysteme, Teil 2
Technische Informatik 2 Speichersysteme, Teil 2 Prof. Dr. Miroslaw Malek Sommersemester 2009 www.informatik.hu-berlin.de/rok/ca Thema heute Virtueller Speicher Virtueller Seitenspeicher Seitenregister
MehrTechnische Informatik 1
Technische Informatik 1 7 Prozesse und Threads Lothar Thiele Computer Engineering and Networks Laboratory Betriebssystem 7 2 7 3 Betriebssystem Anwendung Anwendung Anwendung Systemaufruf (syscall) Betriebssystem
MehrBesprechung der Probeklausur Übungsscheine, inoffizielle Evaluation Übungsaufgaben Noch Fragen?
Themen heute Besprechung der Probeklausur Übungsscheine, inoffizielle Evaluation Übungsaufgaben Noch Fragen? Besprechung der Probeklausur Probeklausur wird jetzt ausgeteilt Notenschlüssel: 45 37,5 Punkte:
MehrBetriebssysteme Übung 2. Tutorium System Calls & Multiprogramming
Betriebssysteme Übung 2. Tutorium System Calls & Multiprogramming Task Wiederholung 1 System SysCalls (1) Wozu? Sicherheit Stabilität Erfordert verschiedene modes of execution: user mode privileged mode
Mehr5.5.5 Der Speicherverwalter
5.5.5 Der Speicherverwalter Speicherverwalter (memory manager) reagiert auf = im einfachsten Fall ein Systemprozess, der für die Umlagerung der Seiten (page swapping) zuständig ist (analog zum Umlagerer/Swapper)
MehrSysteme I: Betriebssysteme Kapitel 4 Prozesse. Wolfram Burgard
Systeme I: Betriebssysteme Kapitel 4 Prozesse Wolfram Burgard Version 18.11.2015 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von Betriebssystemen
MehrLösungsvorschlag zur 6. Übung
rof. Frederik Armknecht Sascha Müller Daniel Mäurer Grundlagen der Informatik 3 Wintersemester 9/1 Lösungsvorschlag zur 6. Übung 1 räsenzübungen 1.1 Schnelltest a) Caches und virtueller Speicher können
Mehr6 Speicherverwaltung
6 Speicherverwaltung 6.1 Hintergrund Ein Programm muß zur Ausführung in den Hauptspeicher gebracht werden und in die Prozeßstruktur eingefügt werden. Dabei ist es in mehreren Schritten zu modifizieren.
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
MehrGrundlagen der Informatik III Wintersemester 2010/2011
Grundlagen der Informatik III Wintersemester 21/211 Wolfgang Heenes, atrik Schmittat 12. Aufgabenblatt mit Lösungsvorschlag 7.2.211 Hinweis: Der Schnelltest und die Aufgaben sollen in den Übungsgruppen
Mehr6.Vorlesung Grundlagen der Informatik
Christian Baun 6.Vorlesung Grundlagen der Informatik Hochschule Darmstadt WS1112 1/42 6.Vorlesung Grundlagen der Informatik Christian Baun Hochschule Darmstadt Fachbereich Informatik christian.baun@h-da.de
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Version 13.01.2015 1 Klausur Termin: 10. März 2016, 13:00 Uhr Raum: Audimax, KG 2 4 ECTS Punkte 3 Klausuranmeldung Anmeldefrist: 31.01.2016 (Ausnahme:
Mehr(a) Wie unterscheiden sich synchrone und asynchrone Unterbrechungen? (b) In welchen drei Schritten wird auf Unterbrechungen reagiert?
SoSe 2014 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Präsenzübung 2 2014-04-28 bis 2014-05-02 Aufgabe 1: Unterbrechungen (a) Wie unterscheiden sich synchrone
Mehr5 Kernaufgaben eines Betriebssystems (BS)
5 Kernaufgaben eines Betriebssystems (BS) Betriebssystem ist eine Menge von Programmen, die die Abarbeitung anderer Programme auf einem Rechner steuern und überwachen, insbesondere verwaltet es die Hardware-Ressourcen
MehrEchtzeit-Multitasking
Technische Informatik Klaus-Dieter Thies Echtzeit-Multitasking Memory Management und System Design im Protected Mode der x86/pentium-architektur. Shaker Verlag Aachen 2002 Die Deutsche Bibliothek - CIP-Einheitsaufnahme
MehrIntel x86 Bootstrapping
Intel x86 Bootstrapping Meine CPU, mein Code! Andreas Galauner SigInt 2010 Democode Es gibt Democode: http://github.com/g33katwork/ SigInt10OSWorkshop git clone git://github.com/g33katwork/ SigInt10OSWorkshop.git
MehrBsys2 Zusammenfassung. Definition Die CPU ist das Gehirn des Computers. Sie holt Befehle aus dem Speicher und führt sie aus.
Prozessoren Definition Die CPU ist das Gehirn des Computers. Sie holt Befehle aus dem Speicher und führt sie aus. Register Alle Prozessoren besitzen interne Register, um den Zugriff auf Daten zu beschleunigen.
MehrTeil IX. Adressraum und Arbeitsspeicher
Teil IX Adressraum und Arbeitsspeicher wosch SS 2005 SOS1 IX-1 Überblick 11 Adressraum Adressraum Physikalischer Adressraum Logischer Adressraum Virtueller Adressraum Zusammenfassung Arbeitsspeicher Speicherzuteilung
MehrMain Memory. Hauptspeicher. Memories. Speichermodule. SIMM: single inline memory module 72 Pins. DIMM: dual inline memory module 168 Pins
5 Main Memory Hauptspeicher Memories 2 Speichermodule SIMM: single inline memory module 72 Pins DIMM: dual inline memory module 68 Pins 3 Speichermodule 4 Speichermodule 5 Speichermodule 6 2 Hauptspeicher
Mehr(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl
Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112
MehrDie Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
MehrBetriebssysteme Vorstellung
Am Anfang war die Betriebssysteme Vorstellung CPU Ringvorlesung SE/W WS 08/09 1 2 Monitor CPU Komponenten eines einfachen PCs Bus Holt Instruktion aus Speicher und führt ihn aus Befehlssatz Einfache Operationen
MehrTechnische Informatik I. Übung 3 Speicherhierarchie. v t d 0 d 1 d 2 d 3 0 1 2 3. Technische Informatik I Übung 3. Technische Informatik I Übung 3
Institut für Kommunikationsnetze und Rechnersysteme Technische Informatik I Paul J. Kühn, Matthias Meyer Übung 3 Speicherhierarchie Inhaltsübersicht Aufgabe 3.1 Daten-Cache Aufgabe 3.2 Virtueller Speicher
MehrEin- Ausgabeeinheiten
Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-
MehrBasisinformationstechnologie I Wintersemester 2011/ November 2011 Betriebssysteme
Basisinformationstechnologie I Wintersemester 2011/12 23. November 2011 Betriebssysteme Seminarverlauf 12. Oktober: Organisatorisches / Grundlagen I 19. Oktober: Grundlagen II 26. Oktober: Grundlagen III
MehrBetriebssysteme 1. Thomas Kolarz. Folie 1
Folie 1 Betriebssysteme I - Inhalt 0. Einführung, Geschichte und Überblick 1. Prozesse und Threads (die AbstrakFon der CPU) 2. Speicherverwaltung (die AbstrakFon des Arbeitsspeichers) 3. Dateisysteme (die
MehrBetriebssysteme (BS) Inhalt. Speicherverwaltung. Olaf Spinczyk 1.
Betriebssysteme (BS) Speicherverwaltung http://ess.cs.tu-dortmund.de/de/teaching/ss2016/bs/ Olaf Spinczyk 1 olaf.spinczyk@tu-dortmund.de http://ess.cs.tu-dortmund.de/~os 1 In Zusammenarbeit mit Franz Hauck,
MehrEnterprise Computing Einführung in das Betriebssystem z/os. Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13
UNIVERSITÄT LEIPZIG Enterprise Computing Einführung in das Betriebssystem z/os Prof. Dr. Martin Bogdan Prof. Dr.-Ing. Wilhelm G. Spruth WS2012/13 Verarbeitungsgrundlagen Teil 2 Virtual Storage el0100 copyright
MehrRechnernutzung in der Physik. Betriebssysteme
Rechnernutzung in der Physik Betriebssysteme 1 Betriebssysteme Anwendungsprogramme Betriebssystem Treiber BIOS Direkter Zugriff von Anwenderprogrammen auf Hardware nur in Ausnahmefällen sinnvoll / möglich:
Mehr(Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de)
Übung zur Vorlesung Grundlagen Betriebssysteme und Systemsoftware (Prof. Dr. J. Schlichter, WS 2011 / 2012) Übungsleitung: Dr. Wolfgang Wörndl (gbs-ws11@mailschlichter.informatik.tu-muenchen.de) http://www11.in.tum.de/veranstaltungen/grundlagenbetriebssystemeundsystemsoftwarews1112
MehrCA Übung 30.01.2006. Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder
CA Übung 30.01.2006 Hallo zusammen! Christian kann heute nicht kommen => ich bin heute da, Christian das nächste Mal wieder Adrian Schüpbach: scadrian@student.ethz.ch Christian Fischlin: cfischli@student.ethz.ch
Mehr4.3 Hintergrundspeicher
4.3 Hintergrundspeicher Registers Instr./Operands Cache Blocks Memory Pages program 1-8 bytes cache cntl 8-128 bytes OS 512-4K bytes Upper Level faster Disk Tape Files user/operator Mbytes Larger Lower
MehrÜbung 4 - Betriebssysteme I
Prof. Dr. Th. Letschert FB MNI 9. Juni 2002 Übung 4 - Betriebssysteme I Aufgabe 1 1. Erläutern Sie die Begriffe der transparent und der virtuell mit ihrer in der Informatik üblichen Bedeutung. 2. Wie werden
MehrComputer-Systeme Teil 15: Virtueller Speicher
Computer-Systeme Teil 15: Virtueller Speicher Computer-Systeme WS 12/13 - Teil 15/Virtueller Speicher 14.01.2013 1 Übersicht Segmente Systemaufrufe Swapping Paging Computer-Systeme WS 12/13 - Teil 15/Virtueller
MehrMemory Management Units in High-Performance Processors
Memory Management Units in High-Performance Processors Ausgewählte Themen in Hardwareentwurf und Optik Seminar Universität Mannheim LS Rechnerarchitektur - Prof. Dr. U. Brüning WS 2003/2004 Frank Lemke
Mehr5.Vorlesung Betriebssysteme Hochschule Mannheim
Christian Baun 5.Vorlesung Betriebssysteme Hochschule Mannheim SS2011 1/41 5.Vorlesung Betriebssysteme Hochschule Mannheim Christian Baun Karlsruher Institut für Technologie Steinbuch Centre for Computing
MehrÜbung zu Einführung in die Informatik # 10
Übung zu Einführung in die Informatik # 10 Tobias Schill tschill@techfak.uni-bielefeld.de 15. Januar 2016 Aktualisiert am 15. Januar 2016 um 9:58 Erstklausur: Mi, 24.02.2016 von 10-12Uhr Aufgabe 1* a),
MehrVisualiserung des Prinzips von virtuellem Speicher
Visualiserung des Prinzips von virtuellem Speicher Benutzerhandbuch Inhaltsverzeichnis Installationsanweisung 3 Systemanforderung 3 Das Programm 3 Das Programm starten 3 Das Hauptfenster der segmentorientierten
MehrAdressraumkonzepte Betriebssystemsicht. Teil IX. Adressraum und Arbeitsspeicher. Überblick
Adressraumkonzepte Betriebssystemsicht 11 Adressraum Teil IX Adressraum und Arbeitsspeicher physikalischer Adressraum definiert einen nicht-linear adressierbaren, von Lücken durchzogenen Bereich von E/A-Schnittstellen
MehrGrundlagen von Caching-Mechanismen beim Zusammenspiel von Mikroprozessor und Betriebssystem. Klaus Kusche Dezember 2015
Grundlagen von Caching-Mechanismen beim Zusammenspiel von Mikroprozessor und Betriebssystem Klaus Kusche Dezember 2015 Inhalt Ziele & Voraussetzungen Grundidee & Beispiele von Caches Bedeutung effizienter
Mehr1. Von-Neumann-Architektur (7/66 Punkte)
Fakultät Informatik/Mathematik Seite 1/8 Datum: 23.12.2010 Name: Vorname: Arbeitszeit: 60 Minuten Matr.-Nr.: Hilfsmittel: alle eigenen Unterschrift: wird vom Prüfer ausgefüllt 1 2 3 4 5 6 7 8 9 Diese hat
MehrHausübung 5 (Musterlösung )
SoSe 2014 Konzepte und Methoden der Systemsoftware Universität Paderborn Fachgebiet Rechnernetze Hausübung 5 (Musterlösung ) 2014-06-23 bis 2014-07-04 Hausübungsabgabe: Format: Lösungen in schriftlicher
MehrVirtueller Speicher und Cache. VL5 GRT, SS 2004, Kneisel
Virtueller Speicher und Cache VL5 GRT, SS 2004, Kneisel Speicherhierarchie Übersicht! Ausgangsproblem, Motivation! Virtueller Speicher " Paging, Adressübersetzung, Pufferung " Segmentierung Abgrenzung
MehrSysteme I: Betriebssysteme Kapitel 4 Prozesse. Maren Bennewitz
Systeme I: Betriebssysteme Kapitel 4 Prozesse Maren Bennewitz Version 21.11.2012 1 Begrüßung Heute ist Tag der offenen Tür Willkommen allen Schülerinnen und Schülern! 2 Testat nach Weihnachten Mittwoch
MehrBetriebssysteme K_Kap11B: Files, Filesysteme Datenstrukturen
Betriebssysteme K_Kap11B: Files, Filesysteme Datenstrukturen 1 Files als lineare Liste File angeordnet als verkette Liste von Blöcken Jeder Block enthält Zeiger zum Nachfolger Zeiger = Adresse des Blocks
MehrMMU Virtualisierung. ISE Seminar 2012. Thomas Schaefer 1
MMU Virtualisierung ISE Seminar 2012 Thomas Schaefer 1 Inhalt Allgemein MMU: Virtualisiert Probleme Problem 1: Ballooning Problem 2: Memory-Sharing Kurz: Problem 3 & 4 Translation Lookside Buffer TLB in
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Maren Bennewitz Version 5.2.214 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten von
MehrSpeicher. Betriebssysteme (zu Teilen nach Tanenbaum) Hermann Härtig TU Dresden. Tanenbaum MOS
Speicher Betriebssysteme (zu Teilen nach Tanenbaum) Tanenbaum MOS Hermann Härtig TU Dresden Wegweiser Einführung Elementare Techniken Virtueller Speicher (Paging) Anliegen - Begriffe - Vorgehen Adressumsetzung
MehrDATEIVERWALTUNG INHALTSVERZEICHNIS. STANZL Martin 4. HB/a. Verwendete Literatur: Konzepte der Betriebssysteme (Seiten 91-97)
DATEIVERWALTUNG STANZL Martin 4. HB/a Verwendete Literatur: Konzepte der Betriebssysteme (Seiten 91-97) INHALTSVERZEICHNIS 1. Die Aufteilung des Plattenspeichers... 2 2. Der Aufbau von Dateien... 2 3.
MehrKapitel 8: Physischer Datenbankentwurf
8. Physischer Datenbankentwurf Seite 1 Kapitel 8: Physischer Datenbankentwurf Speicherung und Verwaltung der Relationen einer relationalen Datenbank so, dass eine möglichst große Effizienz der einzelnen
MehrSysteme I: Betriebssysteme Kapitel 8 Speicherverwaltung. Maren Bennewitz
Systeme I: Betriebssysteme Kapitel 8 Speicherverwaltung Maren Bennewitz Version 13.2.213 1 Inhalt Vorlesung Aufbau einfacher Rechner Überblick: Aufgabe, Historische Entwicklung, unterschiedliche Arten
MehrSpeicher- Management
- Management hierarchie Die Hauptcharakteristika von sind: Kosten Kapazitäten Zugriffszeiten Generell gilt: kürzere Zugriffszeiten bedingen höhere Kosten pro bit größere Kapazität bedingt geringere Kosten
Mehr1 Windows 2000/XP (3.1, NT, 95, 98)
1 Windows 2000/XP (3.1, NT, 95, 98) 2 Der Anfang: MS-DOS Zielsetzung: Ein leichtes Betriebssystem für IBM-PCs mit lediglich einem Benutzer Abwärtskompatibel zu CP/M-80 von Digital Research Einführung 1981
Mehr8. Swapping und Virtueller Speicher
8. Swapping und Virtueller Speicher Der physikalische Adreßraum wird weiter abgebildet auf Arbeitsspeicher und Plattenspeicher. Prozesse (deren benutzte Seiten) die nicht laufen (und bald nicht laufen)
MehrBetriebssysteme I: Speicherverwaltung (Teil A: Adress-Bindung)
Betriebssysteme I: Speicherverwaltung (Teil A: Adress-Bindung) Mühlbacher BS: Speicherverwaltung TeilA Adressbindung,Loader, Linker 1 Ausgangssituation Programm ist auf einem Massenspeicher als binary
MehrKonzepte von Betriebssystem-Komponenten. Programmstart & dynamische Bibliotheken SS 05. Wladislaw Eckhardt.
Proseminar KVBK Programmstart dynamische Bibliotheken Konzepte von Betriebssystem-Komponenten Programmstart & dynamische Bibliotheken SS 05 Wladislaw Eckhardt Wladi23@gmx.net 1 1 Einleitung 1.1 Problematik
MehrSysteme 1. Kapitel 3 Dateisysteme WS 2009/10 1
Systeme 1 Kapitel 3 Dateisysteme WS 2009/10 1 Letzte Vorlesung Dateisysteme Hauptaufgaben Persistente Dateisysteme (FAT, NTFS, ext3, ext4) Dateien Kleinste logische Einheit eines Dateisystems Dateitypen
MehrBesprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur
Themen heute Besprechung des 8. Übungsblattes Einführung in Caches Cache-Organisation Cache-Ersetzungsstrategien Aufgaben (an der Tafel) Testklausur Besprechung des 8. Übungsblattes Aufgabe 2.6. In diesem
MehrSpeicherorganisation
Speicherorganisation John von Neumann 1946 Ideal wäre ein unendlich großer, undendlich schneller und undendlich billiger Speicher, so dass jedes Wort unmittelbar, d.h. ohne Zeitverlust, zur Verfügung steht
MehrÜberlegungen beim Entwurf eines Betriebssystems
Überlegungen beim Entwurf eines Betriebssystems Schnelligkeit Schutz und Sicherheit Korrektheit Wartbarkeit Kommerzielle Faktoren Standards und offene Systeme Schnelligkeit Es ist schwierig, Kenngrößen
MehrBetriebssysteme. Dipl.-Ing.(FH) Volker Schepper
Speicherverwaltung Real Mode Nach jedem starten eines PC befindet sich jeder x86 (8086, 80386, Pentium, AMD) CPU im sogenannten Real Mode. Datenregister (16Bit) Adressregister (20Bit) Dadurch lassen sich
Mehr3 Hauptspeicherverwaltung
Betriebssysteme Folie 3-1 3 Hauptspeicherverwaltung zwei Adressräume werden unterschieden der logische Adressraum (virtuelle Adressraum) ist der Adressraum, der dem Programm zur Verfügung steht Größe des
Mehr