Hard- und Softwaretechnik. AD- und DA-Wandler. Andreas Zbinden. Gewerblich-Industrielle Berufsschule Bern, GIBB

Transkript

1 3. Semester Hard- und Softwaretechnik AD- und DA-Wandler Andreas Zbinden Gewerblich-Industrielle Berufsschule Bern, GIBB Zusammenfassung In diesem Dokument werden die Grundlagen für die Wandlung von analogen Signalen zu digitalen Signalen erklärt. Darauf aufbauend, werden die wichtigsten Schaltungen für die DA- bzw. AD-Wandlung gezeigt. Der Inhalt richtet sich nach dem aktuellen Lehrplan für ElektronikerIn EFZ an der GIBB und dient als Arbeitshilfsmittel im Unterricht. Dipl.El.Ing.FH, Lehrperson ElektronikerIn EFZ, MultimediaelektronikerIn EFZ 1

2 Inhalt Inhalt 1 Sampling, Quantisierung und Codierung Abtastung Quantisierung (linear) Quantisierung (nicht linear) Codierung Fehler Analog-Digital-Converter (ADC) Parallelverfahren (Flash-Converter) Wägeverfahren (Sukzessive Approximation) Einrampenverfahren (Single Slope) Zweirampenverfahren (Dual Slope) Delta-Sigma-Verfahren Digital-Analog-Converter (DAC) Realer DAC mit Leiternetzwerk Genauigkeit von DAC s

3 1 Sampling, Quantisierung und Codierung 1 Sampling, Quantisierung und Codierung Ausgehend von einer anlogen Signalquelle wie z.b. ein Mikrofon, haben AD-Wandler die Aufgabe dieses wertkontinuierliche Siganl in diskrete Werte (abgestufte Werte) umzuwandeln (Digitalisierung). Dies geschieht immer in drei Schritten: Abtastung (Sampling): Vom analogen Signal wird in gleichen zeitlichen Abständen ein Momentanwert gemessen. Es entsteht eine Folge von Messdaten. Quantisierung: Jeder Messwert wird in ein vorgegebenes Raster von Abstufungen eingeordnet. Codierung: Die Menge der quantisierten Werte (meist dezimale Werte) wird einer anderen Zahlenmenge zugeordnet (meist das duale Zahlensystem). 1.1 Abtastung Die Abtastung des Analogsignals in gleichbleibenden zeitlichen Abständen nennt man Sampling. Die Häufigkeit der Messungen (Samples) pro Sekunde nennt man Samplingfrequenz oder Sampling-Rate. Je höher die Sampling-Rate, desto genauer lässt sich ein Analogsignal erfassen. Eine höhere Sampling-Rate bedingt natürlich einen grösseren Aufwand. Um für ein System eine korrekte Samplingfrequenz zu bestimmen, muss der Frequenzbereich der zu wandelnden Signale bekannt sein. Nach dem Abtasttheorem von Nyquist (auch als Shannon-Theorem bezeichnet), muss die Abtastfrequenz f s mindestens zweimal so gross wie die grösste Frequenz f max gewählt werden, die im Spektrum des abzutastenden Signals auftritt: f s 2 f max (1) 3

4 1 Sampling, Quantisierung und Codierung Abb. 1: Von oben nach unten: Frequenz des abzutastenden Signals nimmt zu und die Abtastfrequenz bleibt gleich Aliasing So wird z.b. bei der Erstellung einer Musik-CD für einen Frequenzbereich von 20 Hz 4

5 1 Sampling, Quantisierung und Codierung bis 20 khz mit einer Samplingfrequenz von 44,1 khz (16 bit Auflösung und 2 Kanäle) abgetastet. Sobald ein Signal mit einer höheren Samplingfrequenz abgetastet wird als das Abtasttheorem fordert, spricht man von Oversampling. In der Praxis wird oft mit Oversampling gearbeitet. Das Ergebnis des Samplings ist eine Folge von Impulsen, deren Höhen den Spannungen zum Messzeitpunkt entsprechen. Diese Puls-Amplituden-Modulation PAM ist noch eine analoge Darstellungsform. Die Werte sind wertkontinuierlich. Abb. 2: Abtastung Damit beim Abtasten das Abtasttheorem nach Gleichung (1) erfüllt werden kann, müssen alle Frequenzen welche grösser sind als die halbe Abtastfrequenz herausgefiltert werden. Man nennt ein solches Tiefpassfilter Anti-Aliasing-Filter. Abbildung 3 zeigt ein solches Filter aus einem Audiogerät. 5

6 1 Sampling, Quantisierung und Codierung Abb. 3: Anti-Aliasing-Filter Um den Momentanwert einer Spannung während einer bestimmten Zeit festzuhalten, werden Abtast-Halte-Glieder (Sample and Hold) verwendet. Sie halten die Eingangsspannung des AD-Wandlers während der Wandlungszeit konstant. Beispiele: LF398, AD781 Aufgabe 1.1. Simulieren Sie eine Schaltung gemäss Abbildung 4 und prüfen Sie die Auswirkung der Schaltfrequenz auf das Ausgangssignal. Für den Schalter benutzen Sie einen N-Kanal JFET 2N3819 und eine Pulsquelle zur richtigen Ansteuerung des FET. Abb. 4: Sample and Hold Schaltung z.b. LF398, AD Quantisierung (linear) Quantisieren heisst darstellen als fassbare Menge. Der Quantisierungsvorgang ordnet jeden Messwert der PAM einer bestimmten Quantisierungsstufe zu. Der Quantisierer 6

7 1 Sampling, Quantisierung und Codierung rundet die Messwerte auf die nächstgelegene Quantisierungsstufe auf oder ab. Die Werte sind nun wertdiskret d.h. abzählbar und somit digital. Bei NF-Signalen wird die Quantisierung häufig im Zweierkomplement-Verfahren durchgeführt. Dadurch lässt sich das Vorzeichen der Wechselgrösse miteinbeziehen. Abb. 5: Quantisierung 1.3 Quantisierung (nicht linear) Die Empfindlichkeitskurve des Ohres verläuft logarithmisch. Auch kommen in der menschlichen Sprache kleinere Amplituden sehr viel häufiger vor als grosse. Daraus ergibt sich eine gröbere Einteilung der Quantisierungsstufen bei den grösseren Amplituden und eine feinere Einteilung bei den kleinen Amplituden. In der Praxis kommt man mit 256 Quantisierungsstufen aus. Diese nicht lineare Quantisierung (Kompression) dient zur Gewinnung des PCM- Signals. Gegenüber der linearen Kompression ergibt sich eine erhebliche Einsparung von Übertragungskapazität. Die Kompression muss auf der Empfängerseite durch eine Expandierung mit derselben Kennlinie wieder ausgeglichen werden. In Europa verwendet man hauptsächlich die 13-Segment Kennlinie (Abbildung 6). 7

8 1 Sampling, Quantisierung und Codierung Abb. 6: Die 13-Segment Kennlinie 1.4 Codierung Der Messwert, welcher im Quantisierer einer Zahl zugeordnet wurde, wird im Codierer in das binäre System umgewandelt. Dabei entsteht eine Folge von 0 und 1. Den Nullen wird der Spannungszustand L, den Einsen der Zustand H zugeordnet. 8

9 1 Sampling, Quantisierung und Codierung Tab. 1: Codierung des Beispiels gemäss Abbildung 5 Sample Quantisierungsstufe Binärcode Aufgabe 1.2. In der Compact-Disc-(CD-)Technik arbeitet man mit Datenwortlängen von 16 Bit, d.h. ein analoger Spannungswert wird nach der Digitalisierung mit 16 Bit dargestellt. Wie viele Quantisierungsstufen sind damit möglich? Aufgabe 1.3. Ergänzen Sie das nachfolgende Bild, indem Sie die schraffierten Flächen ausfüllen. 9

10 1 Sampling, Quantisierung und Codierung Die Datenwortlänge bestimmt also die Anzahl Quantisierungsstufen oder anders ausgedrückt die Dynamik. Aufgabe 1.4. Um welchen Faktor erhöht sich die Dynamik mit jedem zusätzlichen Bit pro Datenwort? Wie viele db sind das? Aufgabe 1.5. Welche wichtige Grösse des analogen Signals wird durch die Abtastfrequenz bestimmt? Welche Grösse wird durch die Wortlänge eines Samples bestimmt? 1.5 Fehler Quantisierungsfehler Bei der Quantisierung werden die Sampels auf- bzw. abgerundet. Das bedeutet, dass der quantisierte Wert nicht mehr genau dem Originalmesswert entspricht. Man spricht von Quantisierungsfehlern. Der Fehler beträgt ± 1 2 LSB (least significant bit). Die Fehlerspannung U F ist also von der Auflösung abhängig. 10

11 1 Sampling, Quantisierung und Codierung u 9 8 u F 2 1 t Quantisierungsrauschen Quantisierungsstufen t Abb. 7: Quantisierungsfehler. Solche Fehler äussern sich bei Audiosystemen als Rauschen. Offsetfehler Beginnt bei der Quantisierung die erste Stufe nicht genau bei Null, liegt ein Offsetfehler vor. Abb. 8: Offsetfehler Verstärkungsfehler Werden die Quantisierungsstufen nicht alle mit dem Verstärkungsfaktor 1 abgebildet, spricht man von Verstärkungsfehlern. Offset- und Verstärkungsfehler lassen sich durch Abgleichen des ADC beheben. 11

12 1 Sampling, Quantisierung und Codierung Abb. 9: Verstärkungsfehler Nichtlinearitäten Diese entstehen durch ungleiche Breiten der Stufen. Abb. 10: Nichtlinearitäten durch ungleiche Stufen Differentielle Nichtlinearitäten Diese geben an, um welchen Betrag die Breite der einzelnen Stufen vom Sollwert U LSB abweicht. Ist dieser Fehler grösser als U LSB, werden einzelne Zahlen übersprungen (Missing Code) oder die Zahl Z kann bei Vergrösserung der Eingangsspannung Ue sogar abnehmen (Monotoniefehler). Abb. 11: differentielle Nichtlinearitäten durch ungleiche Stufen 12

13 2 Analog-Digital-Converter (ADC) Apertur-Jitter bedeutet unsicherheit des Abtast- Augenblickwertes. Wegen der Aperturezeit t A des Abtast-Halte-Gliedes wird der Messwert erst verspätet entnommen (Abbildung 12). Wenn diese Verzögerungszeit nicht konstant ist, entsteht der sogenannte Aperture-Jitter (grosse Auswirkungen bei hohen Signalfrequenzen). Abb. 12: Entstehung Aperture-Jitter 2 Analog-Digital-Converter (ADC) Ein ADC ist das Gegenstück zum DAC. Er hat die Aufgabe, ein analoges Eingangssignal durch Quantisieren in ein binäres Wort umzusetzen. Die Kennlinie ist auch hier treppenförmig. Das durch die Quantisierung entstandene Fehlersignal wird als Quantisierungsrauschen bezeichnet. ADC s werden nach folgenden Kriterien beurteilt: Auflösevermögen: Anzahl Bit. Wandlung von z.b. 1 V auf 1 mv genau. Es werden 1000 Stufen benötigt; also sind 10 Bit erforderlich. Genauigkeit: Fehler. Grosse Auflösung bedeutet nicht zwingend kleine Fehler. Schnelligkeit: Dauer eines Wandlungsvorganges. Im Folgenden werden die bedeutendsten Verfahren in der Reihenfolge der Geschwindigkeit kurz aufgeführt. ADC nach dem Parallelverfahren sind die schnellsten. Dafür sind in der Regel Auflösung und Genauigkeit kleiner. Zusätzlich gibt es Wandler nach dem sog. Delta-Sigma-Verfahren. Hier wird das Analogsignal abgetastet und nach einem speziellen Verfahren in einen Bitstrom umgewandelt. 2.1 Parallelverfahren (Flash-Converter) Die Abbildung 13 zeigt einen ADC für 3-Bit-Zahlen. Mit einer 3-Bit-Zahl lassen sich 8 verschiedene Zahlen einschliesslich der Null darstellen. Man benötigt dazu 7 Komparatoren und eine Spannungsteilerschaltung zur Erzeugung der Referenzspannungen. 13

14 2 Analog-Digital-Converter (ADC) Abb. 13: AD-Umsetzer nach dem Parallelverfahren; z.b. MAX1114, TDA7818, AD9060 Legt man beispielsweise eine Eingangsspannung Ue an, die zwischen 5 2 U LSB und 7 2 U LSB liegt, liefern die Komparatoren 1 bis 3 eine Eins und die Komparatoren 4 bis 7 eine Null. Es braucht also noch eine Logikschaltung (Prioritätsdecoder), die diese Komparatorzustände in die Zahl 3 gemäss Tabelle 14 übersetzt. 14

15 2 Analog-Digital-Converter (ADC) Abb. 14: Übersetzungstabelle Parallel-AC Ein Nachteil des Parallelwandlers ist die enorme Anzahl Komparatoren, die benötigt werden. Für einen n-bit-wandler sind N = 2 n 1 Komparatoren nötig. Dieser Aufwand lässt sich reduzieren, wenn man Zugeständnisse an die Wandlungsgeschwindigkeit macht und mit der halben Anzahl Bit zweimal nacheinander wandelt. Zuerst werden die oberen Bit parallel gewandelt. Man erhält den grob quantisierten Wert der Eingangsspannung. Ein DAC bildet daraus die zugehörige Analogspannung, welche von der Eingangsspannung subtrahiert wird. Der verbleibende Rest wird mit einem zweiten parallelen ADC digitalisiert (Abbildung 15). Abb. 15: Half-Flash- oder Two-Step-Converter, z.b. AD Wägeverfahren (Sukzessive Approximation) Die nach dem Prinzip der sukzessiven Approximation arbeitenden ADC s zeichnen sich durch verhältnismässig kleine Umsetzzeit und hohe Genauigkeit aus. Das Umsetzverfahren basiert auf einer schrittweise (sukzessiven) Annäherung des Digitalwertes an die Eingangsspannung wobei die Schrittweite von Stufe zu Stufe um die Hälfte verringert 15

16 2 Analog-Digital-Converter (ADC) wird. Abbildung 16 zeigt das Blockschaltbild. Abb. 16: ADU nach dem Wägeverfahren Die Umsetzung wird mit dem Signal Start eingeleitet, wobei zuerst der digitale Ausgang (Z) auf Low, und anschliessend das höchste Bit (MSB) des DAU auf High gesetzt wird. Der Komparator vergleicht den abgetasteten Wert des Eingangssignales Ue mit der Ausgangsspannung U(Z) des DAU. Ist die Eingangsspannung grösser als U(Z), so bleibt das MSB gesetzt, anderenfalls wird es zurückgesetzt (das MSB wurde gewogen). Dieser Vorgang wird für alle weiteren Bits, bis zum LSB fortgeführt. Aufgabe 2.1. Wie viele Systemtakte benötigt der gesamte Wandelvorgang für einen Analogwert bei einem AD-Wandler nach dem Wägeverfahren bei einer Quantisierung mit n-bit? Aufgabe 2.2. Zeichnen Sie den Verlauf der Referenzspannung in das Diagramm in Abbildung 17. Geben Sie nach jedem Takt den Binärwert der Registerausgänge an. 16

17 2 Analog-Digital-Converter (ADC) Abb

18 2 Analog-Digital-Converter (ADC) 2.3 Einrampenverfahren (Single Slope) Die Eingangsspannung wird bei diesem Verfahren zunächst in eine proportionale Zeit übersetzt. Dazu dient der Sägezahngenerator in Verbindung mit den Komparatoren K1 und K2 sowie dem EXOR-Gatter. Abb. 18: ADC nach dem Einrampenverfahren Aufgabe 2.3. Nachfolgendes Diagramm zeigt die Spannungen am AD-Wandler gemäss dem Schema in Abbildung 18. Zeichnen Sie die Ausgangssignale K1 und K2 der Komparatoren und das Ausgangssignal Y des EXOR-Gatters und das Ausgangssignal des UND-Gatters. 18

19 2 Analog-Digital-Converter (ADC) Abb

20 2 Analog-Digital-Converter (ADC) 2.4 Zweirampenverfahren (Dual Slope) Abb. 20: ADC nach dem Zweirampenverfahren Im Gegensatz zu den bisher behandelten ADCs wird hier integriert. Dies bringt den Vorteil, dass sich der Eingangsspannung überlagerte Störspannungen weit weniger auswirken. Allerdings ist die Wandlungszeit ziemlich gross. Da man mit dem Dual-Slope-Verfahren mit relativ geringem Aufwand hohe Genauigkeit und gute Störunterdrückung erreichen kann, wird es vielfach in Digitalmultimetern eingesetzt. Aufgabe 2.4. Zeichnen Sie U i wenn der elektronische Umschalter auf Position 1 steht. Ergänzen Sie das Diagramm wenn dieser Schalter auf Position 2 wechselt. Untersuchen Sie den Unterschied für eine grössere oder kleinere Eingangsspannung. 20

21 2 Analog-Digital-Converter (ADC) 2.5 Delta-Sigma-Verfahren Ein Delta-Sigma-ADC besteht immer aus einem Delta (Differenz)-Sigma (Summe)- Modulator, der den sogenannten Bitstream erzeugt, und aus einem Tiefpassfilter. Abbildung 21. Abb. 21: Prinzip eines Delta-Sigma Wandlers Der Bitstream ist ein serielles Ein-Bit-Signal mit einer hohen Taktrate. Seine wichtigste Eigenschaft ist, dass sein Mittelwert dem Mittelwert des Eingangssignals entspricht. Der Tiefpassfilter am Ausgang wird benötigt, weil der Mittelwert des Eingangssignals aus dem Bitstream zurück gewonnen werden muss. Der Delta-Sigma-Modulator ist der Kern des Delta-Sigma-Wandlers. Wie bereits erw% hnt, erzeugt er den Bitstream, dessen Mittelwert immer dem Eingangssignal entspricht. Der Komparator entscheidet, ob sein Eingangssignal grösser oder kleiner als ein bestimmter Schwellenwert ist, und gibt ein entsprechendes Ein-Bit Signal, den Bitstream, aus. Wegen des vorgeschalteten Integrators darf dieser Schwellenwert beliebig gewählt werden. Abb. 22: Blockschaltbild Delta-Sigma Wandler 21

22 2 Analog-Digital-Converter (ADC) Abb. 23: Spannungsverläufe zum Blockschaltbild in Abbildung 22 22

23 3 Digital-Analog-Converter (DAC) 3 Digital-Analog-Converter (DAC) Ein DAC setzt ein binäres Wort unter Berücksichtigung der Wertigkeit der einzelnen Bits in ein analoges Signal um. Da ein n-bit-wort nur Kombinationen ermöglicht, kann das analoge Signal nur durch diese Anzahl Stufen angenähert werden. Das Ausgangssignal eines DAC hat daher einen treppenförmigen Verlauf. Man spricht von einem quantisierten Signal. Abb. 24: Prinzip eines DAC Aufgabe 3.1. Berechnen Sie Ua für die verschiedenen Schalterstellungen (Tabellenform). 23

24 3 Digital-Analog-Converter (DAC) 3.1 Realer DAC mit Leiternetzwerk Bei der Schaltung nach Abbildung 24 wird die Spannungsquelle Uref je nach Schalterstellung unterschiedlich belastet. Um dies zu verhindern soll anstelle der Gewichtungswiderstände eine Schaltung mit folgenden Eigenschaften eingesetzt werden: 1. Der Gesamtwiderstand der Widerstandsschaltung soll unabhängig von den Schalterstellungen konstant bleiben. Dadurch wird der Einfluss des Innenwiderstandes von U ref vernachlässigbar. 2. Alle Widerstände sollten aus Gründen der Herstellung monolithischer ICs möglichst dieselben Werte aufweisen. Diese Forderungen lassen sich durch ein sogenanntes Leiternetzwerk erfüllen. Das Grundelement dieses Netzwerks ist ein Spannungsteiler R/Rq: Abb. 25: Grundelement des Netzwerks Der Spannungsteiler R/Rq muss so berechnet werden, dass sein Eingangswiderstand Re gleich gross wird wie Rp. Wenn diese Bedingung eingehalten wird, können beliebig viele Einzelspannungsteiler hintereinander geschaltet werden, ohne dass sich der Eingangswiderstand Re der ganzen Schaltung ändert. Die Abschwächung eines Spannungsteilers α = Ua/Ue ist abhängig von der Gewichtung der Digitaleingänge. Bei einer Dualcodierung ist α = 0.5. Aufgabe 3.2. Berechnen Sie Rp und Rq. (allgemeine Formel) Abbildung 26 zeigt eine gebräuchliche Grundschaltung in CMOS-Technolgie. Die Umschalter werden mit FET realisiert. 24

25 3 Digital-Analog-Converter (DAC) Abb. 26: DAC mit Leiternetzwerk Aufgabe 3.3. Berechnen Sie die Potentiale U 3, U 2, U 1 und U 0. Geben Sie eine Formel an zur Bestimmung von Ua in Abhängigkeit von S3, S2, S1 und S0 3.2 Genauigkeit von DAC s Nach Abbildung 26: 1. Nullpunktfehler entstehen durch die Sperrströme der geöffneten Halbleiterschalter. 2. Vollausschlagfehler werden durch die Ein-Widerstände der Halbleiterschalter sowie durch die Genauigkeit der Gegenkopplungswiderstände bestimmt. Diese Fehler lassen sich durch Abgleich weitgehend beseitigen. 3. Die Nichtlinearität lässt sich dagegen nicht abgleichen. Sie gibt an, um wieviel eine Stufe im ungünstigsten Fall grösser oder kleiner als 1 LSB ist. In Abbildung 27 ist ein DAC mit einer Nichtlinearität von ± 1 2 LSBdargestellt: 25

26 3 Digital-Analog-Converter (DAC) Abb. 27: Nichtlinearitäten Ist der Linearitätsfehler grösser als 1 LSB, kann die Ausgangsspannung U bei einer Erhöhung der Zahl Z sogar sinken. Solche schwerwiegende Fehler bezeichnet man als 4. Monotonie-Fehler. Abbildung 28 zeigt einen DAC mit einer Nichtlinearität von ±1 1 2 und damit verbundenem Monotonie-Fehler: Abb. 28: Monotonie Fehler 5. Die Einschwingzeit (Settling Time) gibt an, wie lange es nach der Umschaltung der Zahl Z von 0 auf Z max dauert, bis das Ausgangssignal mit einer Genauigkeit von ± 1 2LSBden stationären Wert erreicht hat. Dann erst steht das Analogsignal mit der durch die Auflösung gegebenen Genauigkeit zur Verfügung: 26

27 Literatur Abb. 29: Settling Time 6. Glitche (Störimpulse) entstehen beim Übergang von einer Zahl auf die andere, wenn die Halbleiterschalter nicht genau gleichzeitig schalten: Abb. 30: Störimpulse (Glitche) Literatur [1] Klaus Beuth. Digitaltechnik. Vogel Buchverlag, [2] Laszlo Palotas. Elektronik für Ingenieure. Vieweg,