Effektiver Einsatz von unterschiedlichen Testverfahren in der Elektronikfertigung

Transkript

1 Effektiver Einsatz von unterschiedlichen Testverfahren in der Elektronikfertigung Referent Christoph Ostermöller BMK professional electronics GmbH Augsburg

2 Tests in der Elektronikfertigung Welche Testarten werden eingesetzt? Welche Fehler werden erkannt? Welche Anforderungen werden an das Design gestellt?

3 Effektiver Einsatz Wie hoch sind die Initialkosten? Wie hoch ist die Testabdeckung? Wie hoch sind die laufenden Kosten im Serientest? Welche Testrisiken gibt es? Welche Testarten sind sinnvollerweise kombinierbar?

4 Welche Testarten werden eingesetzt? Automatic Optical Inspection (AOI) Röntgen-Inspektion In-Circuit Test (ICT) Flying Probe Test (FPT) Boundary Scan Test (BST) ITT µmaster3040 Funktionstest (Hochspannungstest, Klimatest)

5 AOI Automatische Optische Inspektion Visuelle Inspektion von Baugruppen Anwesenheit von Bauelementen Versatz und Polarität Kurzschluss und offene Pins Qualität von Lötstellen

6 AOI Automatische Optische Inspektion Vorteile Früherkennung von Fehlern während SMT-Prozess kurze Testlaufzeiten Anwesenheit und Polung werden sicher erkannt Einschränkungen Sichtfeld: Bauteile können verdeckt sein und nicht geprüft werden Pseudofehler Beschriftungen nur bedingt erkennbar

7 AOI Automatische Optische Inspektion Kosten Geringe Initialkosten Geringe laufende Testkosten Einsatz ist Standard nach SMT-Reflow Prozess Anforderungen an das Design PAD-Layout Schatten durch hohe Bauteile vermeiden Einhalten von Mindestabständen

8 Röntgen Inspektion (X-Ray) Ray) Inspektion von (verdeckten) Lötstellen z.b. von BGAs QFN, MLF Gehäuse FinePitch Steckerverbinder

9 Röntgen Inspektion (X-Ray) Analysierbar sind Balls: nach Größe, Form Bonddrähte Lotverbindungen im Hinblick auf: Pastenmenge, Kurzschlüsse, Voids, Zinnabflüsse, Durchstieg

10 Röntgen Inspektion (X-Ray) Ray) Vorteile als Inline-Inspektion automatische Erkennung von Fehlern möglich keine oder nur geringe Initialkosten Einschränkungen feine Kurzschlüsse werden gerade unter metallisierten BGA-Gehäuse nur schwer erkannt offene Lötstellen aufgrund fehlender Benetzung sind nicht erkennbar Test beschränkt sich auf metallische Komponenten

11 ICT In-Circuit Circuit-Test passiver Test von Widerständen, Kondensatoren, Induktivitäten Dioden, Transistoren einfacher Logik Kurzschlüssen und offenen Verbindungen aktiver Test Messung von Spannungen und Strömen einfache Funktionsprüfungen, OPs, Logik, Frequenzmessungen von Quarzen, Oszillatoren Sondertests: Relais, Optokoppler, Polarisierung

12 ICT In-Circuit Circuit-Test Kontaktierung erfolgt über Nadelbettadapter Federstiftadapter Starrnadeladapter (Finepitchadapter) Abstand Testnadeln bis auf 150µm möglich Beidseitige Kontaktierung möglich hohe Anzahl von Netzen gleichzeitig kontaktierbar

13 ICT In-Circuit Circuit-Test Anforderungen an das Leiterplattendesign jedes Netz sollte kontaktierbar sein (auch nc-pins) Testpunkte möglichst auf einer Seite alternativ können prinzipiell auch Vias, Bausteinpins kontaktiert werden (mit Einschränkungen) Hohe Bauelemente, Schalter, Potis, Bedienelemente auf der anderen Seite für einfache Funktionstests müssen Reset-, Outputenable-, Chipselect-, Direction-Pins erreichbar und steuerbar sein Anschluss über Widerstände, nicht auf festes Potential legen

14 ICT In-Circuit Circuit-Test Vorteile sehr kurze Testzeiten geeignet für Stückzahlen ab ca Baugruppen hohe Testabdeckung (Voraussetzungen Design!) Nachteile Redesign der Leiterplatte verursacht evtl. hohe Folgekosten im Adapter nicht jede Teil ist elektrisch testbar (z.b. Abblockkondensatoren, komplexe ICs) Zeitaufwändige Testerstellung

15 ICT In-Circuit Circuit-Test Kosten sehr hohe Initialkosten Finepitchadapter, beidseitige Kontaktierung vermeiden, wenn möglich geringe laufende Testkosten

16 FPT Flying Probe Test frei verfahrbare Prüfnadeln kein Adapter notwendig passiver Test von Widerständen, Induktivtäten, Kondensatoren, Dioden, Transistoren Kurzschlusstest von gefährdeten Netzen

17 FPT Flying Probe Test Anforderungen an das Leiterplattendesign vorhandene Fiducials Hohe Bauteile am Rand und auf einer Seite platzieren, um Schattenzonen zu vermeiden. Testpunkte auf einer Seite Testpads > 0,4mm im Durchmesser PADs von Bauteilpins verlängern

18 FPT Flying Probe Test Vorteile kein Testadapter notwendig schnelle Erstellung von Testprogrammen Schnelle Integration von Redesigns Nachteile langsames Testverfahren geeignet für geringe Losgrößen Kosten geringe Initialkosten laufende Testkosten höher als bei ICT

19 BST Boundary Scan Test BST Boundary Scan Test Was ist Boundary Scan? Statischer, digitaler Verbindungstest via vierdraht Bus (IEEE ) Testen einer Baugruppe auf Verbindung und Kurzschlüsse Pullup, Pulldown-Widerstände Stuck at High/ -Low RAM Test Flash/FPGA/CPLD Programmierung Logiktest Manuelle Tests

20 BST Boundary Scan Test Anforderungen an das Design mind. ein BS-fähiges Bauteil Testbus muss kontaktierbar sein Compliance Pattern sind beachtet

21 BST Boundary Scan Test Vorteile Test von Netzen, welche mechanisch nicht erreichbar sind schnell, hoher Durchsatz In-System Programmierung möglich einfache funktionelle Tests durch externe Elektronik integrierbar sehr gute Diagnosemöglichkeiten

22 BST Boundary Scan Test Nachteile Bausteine unterstützen nur digitalen Test Messung von analogen Komponenten nur bedingt, bzw. nicht möglich Boundary Scan muss schon während des Schaltungsdesigns vorgesehen werden Boundary Scan Bauteile werden nicht funktionell geprüft Betriebsspannungen müssen in Ordnung sein, Baugruppe muss prinzipiell funktionieren

23 BST Boundary Scan Test Kosten geringe Initialkosten geringe laufende Testkosten

24 ITT µmaster Test Testsystem für Prozessor-basierende Baugruppen zur CPU Emulation mittels JTAG Schnittstelle Kontaktierung über JTAG/Debug Port des Prozessors Funktioneller Test von CPUs, Memory, Northbridge, Southbridge, PCI-Bus, IO-Schnittstellen (USB, LAN, Audio, IDE, etc.)

25 ITT µmaster Test Vorteile geringe Initialkosten schnelle Testerstellung Funktioneller Test der Baugruppe über JTAG Schnittstelle geringe Laufzeit Integration von Boundary Scan Tests möglich

26 ITT µmaster Test Nachteile unterschiedliche Prozessorplatformen, erfordern verschiedene Testhardware beschränkt auf CPU basierende Baugruppen, wie z. B. INTEL Pentium, INTEL XSCALE, Freescale Semiconductor, AMD etc. Betriebsspannungen müssen in Ordnung sein, Baugruppe muss prinzipiell funktionieren

27 Funktionstest Elektrischer Test einer Baugruppe, unter realen Bedingungen, welcher nach Möglichkeit alle Funktionen umfasst Vorteile: hohe Testabdeckung komplexer Baugruppenbereiche einfache Anpassung des Tests nach Redesigns Baugruppe wird entsprechend realen Einsatzbedingungen getestet

28 Funktionstest Nachteile Erstellung erfordert viel Know-How sehr hohe Initialkosten Testlaufzeit mittel bis sehr lang viele Defektmöglichkeiten werden nicht gefunden (z.b. Abblockkondensatoren, Widerstände, Induktivitäten/Filter, etc.) Diagnose ungenau

29 Funktionstest Kosten und Zeitoptimierung durch Einsatz von Wechselsystemen mit standardisierten Schnittstellen Wiederverwendung von Testroutinen Einsatz von standardisierter Soft- und Hardware, wie NI LabView, NI Teststand Mess- und Regelmesskarten für PC-basierende Systeme

30 Testrisiken Entstehen von Folgeschäden durch fehlerhafte on-board Spannungsversorgung(en) Kurzschlüsse zwischen verschiedenen Netzen speziell bei Boundary Scan Test µmaster Test Funktionstest

31 Testverfahren im Vergleich Testabdeckung FKT Testkosten/Baugruppe ITT µmaster FPT FKT ICT FPT BST ITT µmaster BST ICT AXI AOI AXI AOI Initialkosten Initialkosten

32 Kombination von Testverfahren AOI/ AXI Step 1 ICT FPT BST FKT Testabdeckung ausreichend? ITT µmaster Step 2 BST FKT ITT µmaster Step 3 FKT Step 4

33 Welches Testverfahren? Welches Testverfahren ist für eine Baugruppe sinnvoll? Anzahl Netze welche Netze sind mechanisch erreichbar? welche nicht? besteht die Baugruppe prinzipiell aus mehr digitalen oder analogen Komponenten? ein Testverfahren ist zwingend erforderlich... Designvorgaben...

34 Welches Testverfahren? welche Stückzahl soll produziert werden? welche Losgrößen sind zu erwarten? können durch den Einsatz eines Testverfahrens Kosten in der Leiterplattenentflechtung eingespart werden? wie hoch ist die Wertigkeit der Baugruppe? ist ein 100% Test notwendig?

35 Effektiver Einsatz beginnt beim Schaltungsdesign!

36 Vielen Dank für f r Ihre Aufmerksamkeit!