Rechnerstrukturen WS 2012/13
|
|
- Linda Hofer
- vor 5 Jahren
- Abrufe
Transkript
1 Rechnerstrukturen WS 2012/13 Boolesche Funktionen und Schaltnetze Schaltnetze Rechner-Arithmetik Addition Bessere Schaltnetze zur Addition Carry-Look-Ahead-Addierer Multiplikation Wallace-Tree Hinweis: Folien teilweise a. d. Basis von Materialien von Thomas Jansen 29. Oktober 2012 Rechnerstrukturen º» Boole. Fkt. 1
2 Schaltnetze bis jetzt Diskussion (theoretischer) Grundlagen Wo bleibt die Hardware? kommt jetzt aber immer noch abstrakt Wunsch Realisierung boolescher Funktionen in Hardware klar brauchen Realisierung einer funktional-vollständigen Menge boolescher Funktionen Erinnerung Realisierung von NAND reicht aus +V x y Beobachtung x realisiert NAND(x, y) y Rechnerstrukturen º» Boole. Fkt. 2
3 Gatter Realisierung mit Transistoren... falsche Ebene! Grundlage hier einfache logische Bausteine (Gatter) Bausteine für Negation, Konjunktion, Disjunktion,... Spielregeln Eingänge mit Variablen oder Konstanten belegt nur Verbindungen von Ausgängen zu Eingängen keine Kreise Ergebnis heißt Schaltnetz Rechnerstrukturen º» Boole. Fkt. 3
4 Symbole für Gatter (1) Funktion DIN DIN EN IEEE y = x x y y x y x y = x 2 x 3 x 2 y 1 x 2 x 3 x 3 y x 2 x 3 y y = x 2 x 3 x 2 x 2 y y x 3 x 3 x 2 x 3 y Rechnerstrukturen º» Boole. Fkt. 4
5 Symbole für Gatter (2) Funktion DIN DIN EN IEEE x y = x 2 x 3 x 2 y 1 x 2 x 3 x 3 >1 y x 2 x 3 y y = x 2 x 3 x 2 x 2 >1 x 3 x 3 y y x 2 x 3 y y = x 2 x 2 y x 2 =1 y x 2 y y y x 2 x 2 x Rechnerstrukturen º» Boole. Fkt. 2 5 y = x 2 x 2 y
6 Schaltnetz-Bewertung Und jetzt beliebige Schaltnetze entwerfen? mindestens relevant Größe und Geschwindigkeit Schaltnetzgröße (= Anzahl der Gatter) wegen Kosten, Stromverbrauch, Verlustleistung, Zuverlässigkeit,... Schaltnetztiefe (= Länge längster Weg Eingang Ausgang) wegen Schaltgeschwindigkeit Fan-In (= max. Anzahl eingehender Kanten) wegen Realisierungsaufwand Fan-Out (= max. Anzahl ausgehender Kanten) wegen Realisierungsaufwand... (z. B. Anzahl Gattertypen, Testbarkeit, Verifizierbarkeit) Rechnerstrukturen º» Boole. Fkt. 6
7 Was wir schon wissen Jede boolesche Funktion kann mit einem {,, }- bzw. einem {,, }-Schaltnetz der Tiefe 3 realisiert werden. Beweis DNF, KNF oder RNF direkt umsetzen Probleme Fan-In des tiefsten Gatters kann extrem groß sein Größe des Schaltnetzes oft inakzeptabel Rechnerstrukturen º» Boole. Fkt. 7
8 Beispiel: DNF f bsp : B 3 B, Wertevektor (1,0,0,0,1,1,1,1) f(,x 2,x 3 ) = x 2 x 3 x 2 x 3 x 2 x 3 x 2 x 3 x 2 x 3 1 x 2 1 >1 f bsp x 3 1 Rechnerstrukturen º» Boole. Fkt. 8
9 Beispiel: RNF f bsp : B 3 B, Wertevektor (1,0,0,0,1,1,1,1) f(,x 2,x 3 ) = x 2 x 3 x 2 x 3 x 2 x 3 x 2 x 3 x 2 x 3 1 x 2 1 =1 f bsp x 3 1 Rechnerstrukturen º» Boole. Fkt. 9
10 Beispiel: KNF f bsp : B 3 B, Wertevektor (1,0,0,0,1,1,1,1) f(,x 2,x 3 ) = ( x 2 x 3 ) ( x 2 x 3 ) ( x 2 x 3 ) >1 x 2 1 >1 f bsp x 3 1 >1 Rechnerstrukturen º» Boole. Fkt. 10
11 eine weitere Beispielfunktion... Multiplexer aber eine in der Praxis sehr wichtige diesmal! MUX d ( y1,y 2,...,y d,x 0,,...,x 2 d 1) = x(y1 y 2 y d ) 2 Beispiel y 1 y 2 y 3 MUX 3 (y 1,y 2,y 3,x 0,,...,x 7 ) x x x x x x x 7 Rechnerstrukturen º» Boole. Fkt. 11
12 Multiplexer Warum ist MUX in der Praxis wichtig? direkte Speicheradressierung OBDD-Realisierung Welche Variablenordnung π? wohl sinnvoll Adressvariablen zuerst denn Wir müssen uns sonst alle Datenvariablen merken! Rechnerstrukturen º» Boole. Fkt. 12
13 OBDD-Realisierung MUX 3 Variablenordnung π = (y 1,y 2,y 3,x 0,,x 2,x 3,x 4,x 5,x 6,x 7 ) y y y y 3 y 3 y 3 y x 0 x 2 x 3 x 4 x 5 x 6 x jeweils x i realisieren x i Rechnerstrukturen º» Boole. Fkt. 13
14 Einfluss von π auf OBDD-Größe Beispiel MUX d gesehen Variablenordnung π = (y 1,y 2,...,y d,x 0,,...,x 2 d 1) Größe des reduzierten πobdds? oben vollständiger Binärbaum über y 1,y 2,...,y d d 1 = 2 d 1 Knoten unten je ein x i -Knoten und zwei Senken 2 d +2 Knoten zusammen 2 d 1+2 d +2 = 2 d+1 +1 Knoten Rechnerstrukturen º» Boole. Fkt. 14
15 Einfluss von π auf OBDD-Größe Beispiel MUX d gesehen Variablenordnung π = (y 1,y 2,...,y d,x 0,,...,x 2 d 1) Größe des reduzierten πobdd 2 d+1 +1 Betrachte Variablenordnung π = (x 0,,...,x 2 d 1,y 1,y 2,...,y d ) Größe des reduzierten πobdds? Behauptung x x {0,1} 2d : nach Lesen von x bzw. x verschiedene Knoten erreicht Beweis durch Widerspruch Rechnerstrukturen º» Boole. Fkt. 15
16 Widerspruchsbeweis zur OBDD-Größe Behauptung x x {0,1} 2d : nach Lesen von x bzw. x verschiedene Knoten erreicht Annahme für x x {0,1} 2d gleiche Knoten v erreicht Betrachte i = min{j x j x j } Betrachte y 1,y 2,...,y d mit (y 1 y 2 y d ) 2 = i Beobachtung MUX d (y 1,y 2,...,y d,x) = x i x i = MUX d (y 1,y 2,...,y d,x ) aber OBDD berechnet gleichen Wert, da gleicher Knoten erreicht also minimales OBDD für π = (x 0,,...,x 2 d 1,y 1,y 2,...,y d ) hat Größe mindestens 2 2d 1 (Binärbaum d. Tiefe 2 d ) d min. OBDD-Größe π = (d,x) min. OBDD-Größe π = (x,d) , Rechnerstrukturen º» Boole. Fkt. 16
17 Schaltnetz für MUX 3 x 0 x 2 x 3 x 4 >1 MUX 3 x 5 x 6 x y 1 y 2 y 3 Rechnerstrukturen º» Boole. Fkt. 17
18 Rechner-Arithmetik klar Rechnen zu können ist für Computer zentral. Was wollen wir hier rechnen? hier nur Grundrechenarten, aber keine Division, also Addition Subtraktion Multiplikation Womit wollen wir hier rechnen? mit ganzen Zahlen mit rationalen Zahlen (IEEE ) Rechnerstrukturen º» Boole. Fkt. 18
19 Addition Wie haben wir das in der Schule gelernt? 1. Summand Summand Übertrag Summe Übertragung auf Binärzahlen 1. Summand Summand Übertrag Summe Rechnerstrukturen º» Boole. Fkt. 19
20 Addition von Binärzahlen Beobachtungen zu den Überträgen 1+1 erzeugt einen Übertrag 0+0 eliminiert einen vorhandenen Übertrag 0+1 und 1+0 reichen einen vorhandenen Übertrag weiter Übertrag ist höchstens 1 Kann man Addition als boolesche Funktion ausdrücken? x y c s f HA : {0,1} 2 {0,1} 2 mit realisiert Addition mit Summenbit s und Übertrag c (Carry) Beobachtung c = x y s = x y Rechnerstrukturen º» Boole. Fkt. 20
21 c = x y s = x y Halbaddierer x y = 1 s c Größe 2 Tiefe 1 x y c s Drückt f HA : {0,1} 2 {0,1} 2 mit wirklich Addition aus? Beobachtung: Nur für isolierte Ziffern, vorheriger Übertrag fehlt! Rechnerstrukturen º» Boole. Fkt. 21
22 Realisierung von Addition als boolesche Funktion c alt x y c s f VA : {0,1} 3 {0,1} 2 mit realisiert Addition mit Summenbit s und Übertrag c (Carry) Beobachtung s = 1 Anzahl der Einsen ungerade s = c alt x y Beobachtung c = 1 Anzahl Einsen 2 direkte Realisierung c = x y x c alt y c alt aber für Realisierung im Schaltnetz Rechnerstrukturen º» Boole. Fkt. 22
23 Bessere Realisierung Schaltnetz Volladdierer bisher s = c alt x y c = x y x c alt y c alt Ziel für c 1 realisieren für (c alt,x,y) {011,101,110,111} Beobachtung x y = 1 genau eine 1 in x, y also c alt (x y) realisiert 101, 110 fehlt noch 011, 111 beides durch x y also s = c alt x y c = c alt (x y) x y Rechnerstrukturen º» Boole. Fkt. 23
24 s = x y c alt c = c alt (x y) x y Schaltnetz Volladdierer x y c alt = 1 = 1 s 1 c Größe 5, Tiefe 3 Rechnerstrukturen º» Boole. Fkt. 24
25 Vollständiger Addierer x 0 x 0 + y 0 s 1 s 0 y 0 HA s 0 s 1 x 0 + y 1 y 0 s 2 s 1 s 0 x 0 y 0 y 1 HA VA s 0 s 1 s 2 Rechnerstrukturen º» Boole. Fkt. 25
26 Vollständiger Addierer x 0 + y 1 y 0 s 2 s 1 s 0 x 0 y 0 y 1 HA VA s 0 s 1 s 2 x 2 x 0 + y 2 y 1 y 0 s 3 s 2 s 1 s 0 x 0 y 0 y 1 x 2 y 2 HA VA s 0 s 1 s 2 VA s 3 Rechnerstrukturen º» Boole. Fkt. 26
27 x 0 y 0 y 1 x 2 y 2 HA VA 1 Realisierung Addition s 0 s 1 s 2 VA 2... x n 1 y n 1. VA n 1 s n 1 s n Größe 2+(n 1) 5 = 5n 3 Tiefe 1+(n 1) 3 = 3n 2 Rechnerstrukturen º» Boole. Fkt. 27
28 Ergebnis: Ripple-Carry Addierer Realisierung Addition von natürlichen Zahlen sehr gut strukturiert Größe 5n 3 sehr klein Tiefe 3n 2 viel zu tief Warum ist unser Schaltnetz so tief? offensichtlich Überträge brauchen sehr lange Verbesserungsidee Überträge früher berechnen Erinnerung Struktureinsicht (x i,y i ) = (1,1) generiert Übertrag (x i,y i ) = (0,0) eliminiert Übertrag (x i,y i ) {(0,1),(1,0)} reicht Übertrag weiter Rechnerstrukturen º» Boole. Fkt. 28
29 Ausnutzen von Einsichten Struktureinsicht (x i,y i ) = (1,1) generiert Übertrag (x i,y i ) = (0,0) eliminiert Übertrag (x i,y i ) {(0,1),(1,0)} reicht Übertrag weiter Beobachtung sehr gut durch Halbaddierer realisierbar x i y i u i v i Übertrag eliminieren weiterreichen weiterreichen generieren also u i = 1 generiert Übertrag v i = 1 reicht Übertrag weiter zentrale Beobachtung alle HA in Tiefe 1 parallel realisierbar Rechnerstrukturen º» Boole. Fkt. 29
30 Notation f HA (x i,y i ) = (u i,v i ) Realisierung als Schaltnetz u i = 1 generiert Übertrag c i+1 v i = 1 reicht Übertrag c i+1 weiter c i = u i 1 u i 2 v i 1 u i 3 v i 2 v i 1 u 0 v 1 v 2 v i 1 = i 1 j=0 u j i 1 k=j+1 Gesamttiefe: 4 alle Halbaddierer (u i,v i ) Tiefe 1 alle Und-Gatter u j i 1 v k Tiefe 1 k=j+1 großes Oder-Gatter Tiefe 1 n -Gatter f. korr. Summenbits Tiefe 1 v k Rechnerstrukturen º» Boole. Fkt. 30
31 Realisierung als Schaltnetz Mit dem Ansatz u i = 1 generiert Übertrag c i+1 v i = 1 reicht Übertrag c i+1 weiter c i = u i 1 u i 2 v i 1 u i 3 v i 2 v i 1 u 0 v 1 v 2 v i 1 = i 1 j=0 u j i 1 k=j+1 beliebig lange Zahlen in Tiefe 4 addieren... Ist das fair gezählt? v k Nein! Begriff Anzahl Eingänge eines Gatters heißt Fan-In Problem Wir vergleichen Schaltnetz mit max. Fan-In 2 mit Schaltnetz mit max. Fan-In n. Ziel Vergleichbarkeit herstellen Rechnerstrukturen º» Boole. Fkt. 31
32 Vermeidung von großem Fan-In großen Fan-In systematisch verkleinern x 0 x 0 1 x 2 x 3 x 2 x 3 1 x 4 x 5 x 4 x 5 1 x 6 x 6 x 7 x 1 x x 8 x 9 x Beispiel ODER, Fan-In 16 Rechnerstrukturen º» Boole. Fkt
33 Vermeidung von großem Fan-In am Beispiel aus Fan-In 16 bei Tiefe 1 (Größe 1) wird Fan-In 2 bei Tiefe 4 bei Größe 15 Wie ist das allgemein? Größe bei jeder Stufe nur noch halb so viele Gatter n 2 + n 4 + n n Tiefe so oft halbieren, bis man bei 1 Gatter ist log 2 n Rechnerstrukturen º» Boole. Fkt. 33
34 Carry Look-Ahead Addierer (CLA) Realisierung Addition von natürlichen Zahlen gut strukturiert Größe n 2 ziemlich groß Tiefe 2log 2 n ziemlich flach Haben wir jetzt im Vergleich zum Ripple-Carry-Addierer gewonnen? n Ripple- Carry Größe Ripple- Carry Tiefe Carry Look-Ahead Größe Carry Look-Ahead Tiefe Rechnerstrukturen º» Boole. Fkt. 34
35 Noch einmal nachdenken... Wir wissen doch schon Jede boolesche Funktion in Tiefe 3 realisierbar! (DNF, KNF, RNF) Wieso nicht auf die Addition? klar geht in Tiefe 3 aber Größe inakzeptabel (exponentiell) Fazit vorhandenes Vorwissen ausnutzen, Normalformen nur bei kleinen oder unstrukturierten Funktionen Rechnerstrukturen º» Boole. Fkt. 35
36 Multiplikation direkt mit Binärzahlen also Multiplizieren heißt Nullen passend schreiben Zahlen passend verschoben kopieren viele Zahlen addieren Rechnerstrukturen º» Boole. Fkt. 36
37 Multiplikation als Schaltnetz Multiplikation ist Nullen passend schreiben Zahlen passend verschoben kopieren viele Zahlen addieren klar Nullen schreiben einfach und kostenlos, Zahlen verschieben und kopieren einfach und kostenlos, viele Zahlen addieren nicht ganz so einfach Rechnerstrukturen º» Boole. Fkt. 37
38 Addition vieler Zahlen klar Wir haben Addierer für die Addition zweier Zahlen. Wie addieren wir damit n Zahlen? erster Ansatz einfach nacheinander m 1 m 2 m 3 m 4 m 5 m n + + Tiefe (n 1) Tiefe(+) Schrecklich! klar sehr naiv + + merken in Schaltnetzen niemals alles nacheinander. + Was geht gleichzeitig? Rechnerstrukturen º» Boole. Fkt. 38
39 Addition von n Zahlen besserer Ansatz paarweise addieren m 1 m 2 m 3 m 4 m 5 m 6 m 7 m Anzahl Addierer = n 2 + n n Gesamtgröße n Größe(+) Tiefe also auf i-ter Ebene 2 log 2 (n) i Addierer log 2 (n) Ebenen Geht es vielleicht noch schneller? Gesamttiefe log 2 (n) 2log 2 (n) = 2log 2 (n) 2 Rechnerstrukturen º» Boole. Fkt. 39
40 Addition von n Zahlen noch schneller (triviale) Beobachtung Addition ersetzt zwei Zahlen durch eine Zahl gleicher Summe zentral für uns gleiche Summe Korrektheit weniger Zahlen Fortschritt (verrückte?) Idee Vielleicht ist es einfacher, drei Zahlen zu ersetzen durch zwei Zahlen gleicher Summe? klar immer noch gleiche Summe Korrektheit aber 3 2 statt 2 1 weniger Fortschritt Ist das schlimm? Rechnerstrukturen º» Boole. Fkt. 40
41 Wallace-Tree m 1 m 2 m 3 m 4 m 5 m 6 m 7 m 8 m 9 m 10 m 11 m 12 CSA CSA CSA CSA CSA CSA CSA CSA Carry Save Adder ( log 3/2 (n) Ebenen) klar nur sinnvoll, wenn CSA viel flacher als Addierer CSA CSA + Rechnerstrukturen º» Boole. Fkt. 41
42 Carry Save Adder gesucht Zahlen a,b mit a+b = x +y +z Beobachtung für x,y,z {0,1} schon bekannt x +y +z = 2 u +v (Volladdierer) Beobachtung Es genügt, das parallel für alle Stellen zu tun. x 3 x 2 x 0 + y 3 y 2 y 1 y 0 + z 3 z 2 z 1 z 0 (2u 3 +v 3 ) (2u 2 +v 2 ) (2u 1 +v 1 ) (2u 0 +v 0 ) u 3 u 2 u 1 u 0 + v 3 v 2 v 1 v 0 Rechnerstrukturen º» Boole. Fkt. 42
43 Korrektheit der CSA-Realisierung aus Volladdierer x i +y i +z i = 2u i +v i x +y +z = = = = ( n 1 x i 2 )+ i ( n 1 y i 2 )+ i ( n 1 i=0 i=0 i=0 n 1 ( (xi +y i +z i ) 2 i) i=0 n 1 ( (2ui +v i ) 2 i) i=0 ( n 1 u i 2 )+ i+1 ( n 1 i=0 i=0 ) v i 2 i ) z i 2 i Rechnerstrukturen º» Boole. Fkt. 43
44 Multiplikation mit Wallace-Tree klar für drei n-bit-zahlen reichen n Volladdierer also Größe 5n Tiefe 3 Gesamtgröße n 2 Gesamttiefe 3 log 3/2 (n) +2log 2 (n) 7,13log }{{}}{{} 2 (n) Wallce-Tree Addierer Fazit Multiplikation wesentlich teurer als Addition, aber nicht wesentlich langsamer! Rechnerstrukturen º» Boole. Fkt. 44
Rechnerstrukturen WS 2012/13
Rechnerstrukturen WS 202/3 Boolesche Funktionen und Schaltnetze Repräsentationen boolescher Funktionen (Wiederholung) Normalformen boolescher Funktionen (Wiederholung) Repräsentation boolescher Funktionen
MehrRechnerstrukturen WS 2012/13
Rechnerstrukturen WS 2012/13 Boolesche Funktionen und Schaltnetze Rechner-Arithmetik Addition (Wiederholung) Multiplikation Wallace-Tree Subtraktion Addition negativer Zahlen Gleitkommazahlen-Arithmetik
MehrRechnerstrukturen. Michael Engel und Peter Marwedel WS 2013/14. TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik WS 2013/14 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 30. Oktober 2013 1/35 1 Boolesche
MehrRechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 2013 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 25. April 2013 1 Boolesche
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrRechnerstrukturen. Michael Engel und Peter Marwedel WS 2013/14. TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik WS 2013/14 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 21. Oktober 2013 1/33 1 Boolesche
Mehrx x y x y Informatik II Schaltkreise Schaltkreise Schaltkreise Rainer Schrader 3. November 2008
Informatik II Rainer Schrader Zentrum für Angewandte Informatik Köln 3. November 008 1 / 47 / 47 jede Boolesche Funktion lässt mit,, realisieren wir wollen wir uns jetzt in Richtung Elektrotechnik und
MehrRechnerstrukturen, Teil 1
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 16/17 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches
MehrRechnerstrukturen, Teil 1
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 16/17 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches
MehrKapitel 6 Programmierbare Logik. Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage
Kapitel 6 Programmierbare Logik Literatur: Kapitel 6 aus Oberschelp/Vossen, Rechneraufbau und Rechnerstrukturen, 9. Auflage Kapitel 6: Programmierbare Logik und VLSI Seite Kapitel 6: Programmierbare Logik
MehrII. Grundlagen der Programmierung
II. Grundlagen der Programmierung II.1. Zahlenssteme und elementare Logik 1.1. Zahlenssteme 1.1.1. Ganze Zahlen Ganze Zahlen werden im Dezimalsstem als Folge von Ziffern 0, 1,..., 9 dargestellt, z.b. 123
MehrEingebettete Systeme
Einführung in Eingebettete Systeme Vorlesung 7 Bernd Finkbeiner 03/12/2014 finkbeiner@cs.uni-saarland.de Prof. Bernd Finkbeiner, Ph.D. finkbeiner@cs.uni-saarland.de 1 Schaltfunktionen! Schaltfunktion:
MehrTeil 1: Digitale Logik
Teil 1: Digitale Logik Inhalt: Boolesche Algebra kombinatorische Logik sequentielle Logik kurzer Exkurs technologische Grundlagen programmierbare logische Bausteine 1 Analoge und digitale Hardware bei
MehrWandeln Sie die folgenden Zahlen in Binärzahlen und Hexadezimalzahlen. Teilen durch die Basis des Zahlensystems. Der jeweilige Rest ergibt die Ziffer.
Digitaltechnik Aufgaben + Lösungen 2: Zahlen und Arithmetik Aufgabe 1 Wandeln Sie die folgenden Zahlen in Binärzahlen und Hexadezimalzahlen a) 4 D b) 13 D c) 118 D d) 67 D Teilen durch die Basis des Zahlensystems.
MehrTeil V. Programmierbare Logische Arrays (PLAs)
Teil V Programmierbare Logische Arrays (PLAs) 1 Aufbau von PLAs Programmierbares Logisches Array (PLA): Programmierbarer Einheitsbaustein aufgebaut als ein Gitter (Array) von Basisbausteinen (Zellen).
MehrIntegrierte Schaltungen
Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100
MehrDigitale Systeme und Schaltungen
Zusammenfassung meines Vortrages vom 26. Jänner 2017 Digitale Systeme und Schaltungen Andreas Grimmer Pro Scientia Linz Johannes Kepler Universität Linz, Austria andreas.grimmer@jku.at In dieser Zusammenfassung
MehrGrundlagen der Rechnerarchitektur. Binäre Logik und Arithmetik
Grundlagen der Rechnerarchitektur Binäre Logik und Arithmetik Übersicht Logische Operationen Addition, Subtraktion und negative Zahlen Logische Bausteine Darstellung von Algorithmen Multiplikation Division
MehrBoolesche Algebra (1)
Boolesche Algebra (1) Definition 1: Sei B = Σ 2 = {0,1} das Alphabet mit den Elementen 0 und 1. Seien auf B die 3 Operatoren einer Algebra wie folgt definiert für x,y aus B: x+y := Max(x,y), x y := Min(x,y),
MehrDarstellung von negativen binären Zahlen
Darstellung von negativen binären Zahlen Beobachtung für eine beliebige Binärzahl B, z.b. B=110010: B + NOT(B) ---------------------------------------------- = B + NOT(B) 1 + (Carry) ----------------------------------------------
MehrRechnerstrukturen. Michael Engel und Peter Marwedel. Sommer TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik Sommer 2014 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 19. Mai 2014 1/43 1 Sequenzielle
MehrTeil III. Schaltnetze und ihre Optimierung
Teil III Schaltnetze und ihre Optimierung 1 Teil III.1 Schaltnetze 2 Beispiel 1 Schaltnetz für xor mit {+,, } x y x y 0 0 0 0 1 1 1 0 1 1 1 0 DNF: x y = xy + xy 3 Beispiel 2 xor mittels nand-verknüpfung;
MehrGTI ÜBUNG 12 KOMPARATOR UND ADDIERER
1 GTI ÜBUNG 12 KOMPARATOR UND ADDIERER Aufgabe 1 Komparator 2 Beschreibung Entwickeln Sie eine digitale Schaltung, die zwei Bits a und b miteinander vergleicht. Die Schaltung besitzt drei Ausgänge: ist
MehrMultiplizierer. Beispiel komplexer arithmetischer Schaltung. Langsamer als Addition, braucht mehr Platz. Sequentielle Multiplikation
Multiplizierer 1 Beispiel komplexer arithmetischer Schaltung Langsamer als Addition, braucht mehr Platz Sequentielle Multiplikation Kompakte kombinatorische Variante mit Carry-Save-Adders (CSA) Vorzeichenbehaftete
MehrLogik (Teschl/Teschl 1.1 und 1.3)
Logik (Teschl/Teschl 1.1 und 1.3) Eine Aussage ist ein Satz, von dem man eindeutig entscheiden kann, ob er wahr (true, = 1) oder falsch (false, = 0) ist. Beispiele a: 1 + 1 = 2 b: Darmstadt liegt in Bayern.
MehrModul Computersysteme Prüfungsklausur SS Prof. Dr. J. Keller LG Parallelität und VLSI Prof. Dr.-Ing. W. Schiffmann LG Rechnerarchitektur
Modul Computersysteme Prüfungsklausur SS 2016 Lösungsvorschläge Prof. Dr. J. Keller LG Parallelität und VLSI Prof. Dr.-Ing. W. Schiffmann LG Rechnerarchitektur 1 Aufgabe 1 Schaltfunktionen (11 Punkte):
MehrN Bit binäre Zahlen (signed)
N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101
MehrGrundlagen der Computertechnik
Grundlagen der Computertechnik Aufbau von Computersystemen und Grundlagen des Rechnens Walter Haas PROLOG WS23 Automation Systems Group E83- Institute of Computer Aided Automation Vienna University of
MehrCarry-Lookahead Addierer (CLA)
Carry-Lookahead Addierer (CLA) Idee: Vorausberechnung der Carry-Signale c i für alle n Stellen für i-ten Volladdierer gilt: c i+1 = a i b i + (a i +b i )c i := G i + P i c i G i = a i b i gibt an, ob in
MehrRechnerstrukturen. Michael Engel und Peter Marwedel WS 2013/14. TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik WS 2013/14 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 20. November 2013 1/48 1 Sequenzielle
MehrSchriftliche Prüfung
OTTO-VON-GUERICKE-UNIVERSITÄT MAGDEBURG FAKULTÄT FÜR INFORMATIK Schriftliche Prüfung im Fach: Technische Grundlagen der Informatik Studiengang: Bachelor (CV / CSE / IF / WIF) am: 19. Juli 2008 Bearbeitungszeit:
MehrTechnische Informatik - Eine Einführung
Martin-Luther-Universität Halle-Wittenberg Fachbereich Mathematik und Informatik Lehrstuhl für Technische Informatik Prof. P. Molitor Technische Informatik - Eine Einführung Boolesche Funktionen - Grundlagen
MehrEine Logikschaltung zur Addition zweier Zahlen
Eine Logikschaltung zur Addition zweier Zahlen Grundlegender Ansatz für die Umsetzung arithmetischer Operationen als elektronische Schaltung ist die Darstellung von Zahlen im Binärsystem. Eine Logikschaltung
MehrAuswertung. Hinweise. Einführung in die Technische Informatik WS 2006/2007 Probeklausur. Aachen, 02. November 2006 SWS: V2/Ü2, ECTS: 4
Professor Dr.-Ing. Stefan Kowalewski Dipl.-Inform. Andreas Polzer Dipl.-Inform. Ralf Mitsching LEHRSTUHL INFORMATIK XI SOFTWARE FÜR EINGEBETTETE SYSTEME Aachen, 02. November 2006 SWS: V2/Ü2, ECTS: 4 Einführung
Mehr3 Rechnen und Schaltnetze
3 Rechnen und Schaltnetze Arithmetik, Logik, Register Taschenrechner rste Prozessoren (z.b. Intel 4004) waren für reine Rechenaufgaben ausgelegt 4 4-Bit Register 4-Bit Datenbus 4 Kbyte Speicher 60000 Befehle/s
Mehr5 Verarbeitungsschaltungen
5 Verarbeitungsschaltungen Folie 1 5 Verarbeitungsschaltungen Häufig genutzte Funktionen gibt es als fertige Bausteine zu kaufen. 5.1 Addierer logische Schaltungen zur Addition zweier Dualzahlen Alle Grundrechenarten
MehrTeil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik Mikroprogrammierung schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation
MehrTeil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik Mikroprogrammierung schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation
MehrRechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 2013 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 13. Mai 2013 1 Sequenzielle
MehrGrundlagen der technischen Informatik
Prof. Dr. Dieter Kranzlmüller Dr. Nils gentschen Felde Dr. Karl Fürlinger Stephan Reiter Christian Straube Grundlagen der technischen Informatik Workshop im Rahmen des Informatik-Probestudiums 2012 1 Überblick/Agenda
MehrAufgabe 1. Aufgabe 2. Abbildung 1: Schaltung für die Multiplikation mit 4
Aufgabe 1 Eine Zahl a ist mit 8 Bits vorzeichenlos (8 bit unsigned) dargestellt. Die Zahl y soll die Zahl a multipliziert mit 4 sein (y = a 4 D ). a) Wie viele Bits benötigen Sie für die Darstellung von
Mehr3 Verarbeitung und Speicherung elementarer Daten
3 Verarbeitung und Speicherung elementarer Daten 3.1 Boolsche Algebra Definition: Eine Boolsche Algebra ist eine Menge B mit den darauf definierten zweistelligen Verknüpfungen (+,*) sowie der einstelligen
MehrRechnerarithmetik. Vorlesung im Sommersemester Eberhard Zehendner. FSU Jena. Thema: Addierschaltungen
Rechnerarithmetik Vorlesung im Sommersemester 2008 Eberhard Zehendner FSU Jena Thema: Addierschaltungen Eberhard Zehendner (FSU Jena) Rechnerarithmetik Addierschaltungen 1 / 19 Addierer für UInt 2 (l)
MehrSeminararbeit Sommersemester 2017
Schaltkreise für die Addition Seminararbeit Sommersemester 2017 Bearbeitet von: Maximilian Breymaier (Matrikelnummer: 57214) Christoph Mantsch (Matrikelnummer: 57266) Betreuer: Prof. Dr. Thomas Thierauf
MehrÜbungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 4 Zahlendarstellung/Rechenarithmetik/Rechenwerke
Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 4 Zahlendarstellung/Rechenarithmetik/Rechenwerke Aufgabe 1: a) Bestimmen Sie die Darstellung der Zahl 113
Mehrkanonische disjunktive Normalform (KDNF, DKF) Disjunktion einer Menge von Mintermen mit gleichen Variablen
5.6 Normalformen (4) Noch mehr aber besonders wichtige Begriffe kanonische disjunktive Normalform (KDNF, DKF) Disjunktion einer Menge von Mintermen mit gleichen Variablen Beispiel: KDNF zur Funktion f(,,,
MehrC.34 C Normalformen (4) 5.7 Hauptsatz der Schaltalgebra. 5.7 Hauptsatz der Schaltalgebra (2) 5.7 Hauptsatz der Schaltalgebra (3)
5.6 Normalformen (4) Noch mehr aber besonders wichtige Begriffe kanonische disjunktive Normalform (KDNF, DKF) Disjunktion einer Menge von Mintermen mit gleichen Variablen Beispiel: KDNF zur Funktion f(,,,
MehrBasisinformationstechnologie I
Basisinformationstechnologie I Wintersemester 2013/14 22. Januar 2014 Kurzwiederholung / Klausurvorbereitung II Universität zu Köln. Historisch-Kulturwissenschaftliche Informationsverarbeitung Jan G. Wieners
MehrMultiplikationschip. Multiplikation. Beitrag zu "Werkstattunterricht Multiplikation" Allgemeine Didaktik - Seminar SS95. Oberwiesenstr.
Informationsblatt für die Lehrkraft Multiplikation Multiplikationschip Beitrag zu "Werkstattunterricht Multiplikation" Allgemeine Didaktik - Seminar SS95 Autor: Ernesto Ruggiano Oberwiesenstr. 42 85 Zürich
MehrAlgorithmen zur Integer-Multiplikation
Algorithmen zur Integer-Multiplikation Multiplikation zweier n-bit Zahlen ist zurückführbar auf wiederholte bedingte Additionen und Schiebeoperationen (in einfachen Prozessoren wird daher oft auf Multiplizierwerke
MehrAussagenlogik. Formale Methoden der Informatik WiSe 2010/2011 teil 7, folie 1 (von 50)
Aussagenlogik Formale Methoden der Informatik WiSe 2/2 teil 7, folie (von 5) Teil VII: Aussagenlogik. Einführung 2. Boolesche Funktionen 3. Boolesche Schaltungen Franz-Josef Radermacher & Uwe Schöning,
MehrAufgaben zu Kapitel 1
11 Berechnungsmodus Mittlere Anzahl Tage pro Jahr Ohne Schalttage 365 Alle 4 Jahre ein Schalttag 365,5 Alle 100 Jahre kein Schalttag 365,4 Alle 400 Jahre ein Schalttag 365,45 Die Differenz zum tatsächlichen
MehrTeil IV. Schaltwerke
Teil IV Schaltwerke 1 Teil IV.1 Flip Flops 2 Bistabile Kippstufe Ziel: Speichere Ausgabe einer Schaltung. Ansatz: Leite Ausgabe wieder als Eingabe in die Schaltung. x t & Q Q = x + P t + t t t y t & P
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Martin Schulz Einführung in die Rechnerarchitektur Wintersemester 2017/2018 Lösungsvorschlag
Mehr3.6 Bemerkungen zur Umformung boolescher Formeln (NAND): doppelte Negation
3.6 Bemerkungen zur Umformung boolescher Formeln (NAND): Häufig verwendeten Umformungen sind: Idempotenz doppelte Negation De Morgan a = a a a = a a + b = a b ADS-EI 3.6 Bemerkungen zur Umformung boolescher
Mehr9 Multiplexer und Code-Umsetzer
9 9 Multiplexer und Code-Umsetzer In diesem Kapitel werden zwei Standard-Bauelemente, nämlich Multiplexer und Code- Umsetzer, vorgestellt. Diese Bausteine sind für eine Reihe von Anwendungen, wie zum Beispiel
MehrKonjunktive und disjunktive Normalformen
Konjunktive und disjunktive Normalformen Nachdem gesprochen wurde, wie man Boolesche Terme unter einer Belegung der Variablen interpretiert und dass somit jeder Boolesche Term eine Boolesche Funktion repräsentiert,
MehrEinführung in die Informatik I
Einführung in die Informatik I Arithmetische und bitweise Operatoren im Binärsystem Prof. Dr. Nikolaus Wulff Operationen mit Binärzahlen Beim Rechnen mit Binärzahlen gibt es die ganz normalen arithmetischen
MehrTutorium: Einführung in die technische Informatik
Tutorium: Einführung in die technische Informatik Logische Schaltungen (2. 2.3) Sylvia Swoboda e225646@student.tuwien.ac.at Überblick Grundbegriffen von logischen Schaltung Realisierung von Funktionen
MehrAufgabe 3.1 Schaltalgebra - Schaltnetze
Aufgabe 3.1 Schaltalgebra - Schaltnetze Zeichnen Sie die folgenden Funktionen als Zusammenschaltung von AND-, OR- und Invertergattern: a) b) F = X ( Y Z) F = EN ( X Y) ( Y Z) zur Lösung 3.1 Aufgabe 3.2
MehrAssembler Integer-Arithmetik
Assembler Integer-Arithmetik Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Assembler Integer-Arithmetik 1/23 2008-04-01 Arithmetik
Mehr12. Tutorium Digitaltechnik und Entwurfsverfahren
12. Tutorium Digitaltechnik und Entwurfsverfahren Tutorium Nr. 13 Alexis Tobias Bernhard Fakultät für Informatik, KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrA.3. A.3 Spezielle Schaltnetze. 2002 Prof. Dr. Rainer Manthey Informatik II 1
Spezielle Schaltnetze Spezielle Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Übersicht in diesem Abschnitt: : Vorstellung einiger wichtiger Bausteine vieler elektronischer Schaltungen, die sich
MehrMotivation 31. Mai 2005
Motivation 31. Mai 25 Zuletzt behandelt: Zahlendarstellung und Rechnerarithmetik Festkommazahlen: Vorzeichen/Betrag-Darstellung Einerkomplement, Zweierkomplement Rückführung der Subtraktion auf die Addition
MehrRechnerarithmetik. Vorlesung im Sommersemester 2008. Eberhard Zehendner. FSU Jena. Thema: Ripple-Carry- und Carry-Skip-Addierer
Rechnerarithmetik Vorlesung im Sommersemester 2008 Eberhard Zehendner FSU Jena Thema: Ripple-Carry- und Carry-Skip-Addierer Eberhard Zehendner (FSU Jena) Rechnerarithmetik Ripple-Carry- und Carry-Skip-Addierer
MehrTeil II. Schaltfunktionen
Teil II Schaltfunktionen 1 Teil II.1 Zahlendarstellung 2 b-adische Systeme Sei b IN mit b > 1 und E b = {0, 1,..., b 1} (Alphabet). Dann ist jede Fixpunktzahl z (mit n Vorkomma und k Nachkommastellen)
MehrGrundlagen: Algorithmen und Datenstrukturen
Grundlagen: Algorithmen und Datenstrukturen Sommersemester 2018 Tobias Lasser Computer Aided Medical Procedures Technische Universität München Multiplikation langer Zahlen Schulmethode: gegeben Zahlen
MehrA.1 Schaltfunktionen und Schaltnetze
Schaltfunktionen und Schaltnetze A. Schaltfunktionen und Schaltnetze 22 Prof. Dr. Rainer Manthey Informatik II Bedeutung des Binärsystems für den Rechneraufbau Seit Beginn der Entwicklung von Computerhardware
MehrDaten, Informationen, Kodierung. Binärkodierung
Binärkodierung Besondere Bedeutung der Binärkodierung in der Informatik Abbildung auf Alphabet mit zwei Zeichen, in der Regel B = {0, 1} Entspricht den zwei möglichen Schaltzuständen in der Elektronik:
MehrComputersysteme. 2. Grundlagen Digitaler Schaltungen 2.10 Minimierung Boole scher Funktionen 2.11 CMOS Komplexgatter
Computersysteme 2. Grundlagen Digitaler Schaltungen 2.10 Minimierung Boole scher Funktionen 2.11 CMOS Komplexgatter 1 Die Einsen im KV-Diagramm werden zu Blöcken maximaler Größe zusammengefasst. Dabei
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 5 Rechnerarithmetik
MehrVerwendet man zur Darstellung nur binäre Elemente ( bis lat.: zweimal) so spricht man von binärer Digitaltechnik.
Kursleiter : W. Zimmer 1/24 Digitale Darstellung von Größen Eine Meßgröße ist digital, wenn sie in ihrem Wertebereich nur eine endliche Anzahl von Werten annehmen kann, also "abzählbar" ist. Digital kommt
MehrMultiplikation. Grundlagen der Rechnerarchitektur Logik und Arithmetik 79
Multiplikation Grundlagen der Rechnerarchitektur Logik und Arithmetik 79 Multiplikation nach der Schulmethode Gegeben seien die Binärzahlen A und B. Was ist a * b? Beispiel: Multiplikand A: 1 1 0 1 0 Multiplikator
MehrInhalt. Zahlendarstellungen
Inhalt 1 Motivation 2 Integer- und Festkomma-Arithmetik Zahlendarstellungen Algorithmen für Integer-Operationen Integer-Rechenwerke Rechnen bei eingeschränkter Präzision 3 Gleitkomma-Arithmetik Zahlendarstellungen
MehrC Beispiel: Siebensegmentanzeige. Typische Anzeige für Ziffern a. f g. e d. Gesucht: Schaltfunktion für die Ansteuerung des Segmentes d
6.3 Beispiel: Siebensegmentanzeige Typische Anzeige für Ziffern a f g b 0 1 2 3 4 5 6 7 8 9 e d c Schaltfunktionen zur Ansteuerung der Segmente Parameter: binär codierte Zahl bzw. Ziffer Gesucht: Schaltfunktion
MehrBinary Decision Diagrams
Hauptseminar Model Checking Binary Decision Diagrams Kristofer Treutwein 23.4.22 Grundlagen Normalformen Als kanonische Darstellungsform für boolesche Terme gibt es verschiedene Normalformen, u.a. die
MehrComputational Engineering I
DEPARTMENT INFORMATIK Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Martensstraße 3, 91058 Erlangen 01.02.2017 Probeklausur zu Computational Engineering
MehrAlgorithmus von McClusky: Der Algorithmus von McCluskey liefert durch wiederholte Anwendung der ersten und zweiten Vereinfachungsregel:
Seite 1 Aufgabe 1 Algorithmus von McClusky: Der Algorithmus von McCluskey liefert durch wiederholte Anwendung der ersten und zweiten Vereinfachungsregel: f 1 = a b c d + a b c d + a b c d + a b c d + a
MehrGrundlagen digitaler Systeme WS12
Grundlagen digitaler Systeme WS12 Binary Decision Diagrams Johann Blieberger 183.580, VU 2.0 Automation Systems Group E183-1 Institute of Computer Aided Automation Vienna University of Technology email:
MehrInformationsverarbeitung auf Bitebene
Informationsverarbeitung auf Bitebene Dr. Christian Herta 5. November 2005 Einführung in die Informatik - Informationsverarbeitung auf Bitebene Dr. Christian Herta Grundlagen der Informationverarbeitung
MehrDigitalelektronik: Einführung
Überblick Grundlagen: Spannung, Strom, Widerstand, IV-Kennlinien Elektronische Messgeräte im Elektronikpraktikum Passive Filter Signaltransport im Kabel Transistor Operationsverstärker PI-Regler Sensorik
MehrZahlendarstellungen und Rechnerarithmetik*
Zahlendarstellungen und Rechnerarithmetik* 1. Darstellung positiver ganzer Zahlen 2. Darstellung negativer ganzer Zahlen 3. Brüche und Festkommazahlen 4. binäre Addition 5. binäre Subtraktion *Die Folien
MehrN Bit binäre Zahlen (signed)
N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101
MehrVorkurs: Mathematik für Informatiker
Vorkurs: Mathematik für Informatiker Teil 3 Wintersemester 2016/17 Steven Köhler mathe@stevenkoehler.de mathe.stevenkoehler.de 2 c 2016 Steven Köhler Wintersemester 2016/17 Inhaltsverzeichnis Teil 1 Teil
MehrVorkurs: Mathematik für Informatiker
Vorkurs: Mathematik für Informatiker Teil 3 Wintersemester 2017/18 Steven Köhler mathe@stevenkoehler.de mathe.stevenkoehler.de 2 c 2017 Steven Köhler Wintersemester 2017/18 Inhaltsverzeichnis Teil 1 Teil
MehrRechnerstrukturen. Michael Engel und Peter Marwedel. Sommer TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik Sommer 2014 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 15. Mai 2014 1/50 1 Boolesche Funktionen
MehrÜber Polynome mit Arithmetik modulo m
Über Polynome mit Arithmetik modulo m Um den Fingerprinting-Satz über die Fingerabdrücke verschiedener Texte aus dem 37. Algorithmus der Woche ( http://www-i1.informatik.rwth-aachen.de/~algorithmus/algo37.php
MehrKapitel 1.3. Normalformen aussagenlogischer Formeln und die Darstellbarkeit Boolescher Funktionen durch aussagenlogische Formeln
Kapitel 1.3 Normalformen aussagenlogischer Formeln und die Darstellbarkeit Boolescher Funktionen durch aussagenlogische Formeln Mathematische Logik (WS 2011/12) Kapitel 1.3: Normalformen 1/ 29 Übersicht
Mehr3 Arithmetische Schaltungen
. Schaltungselemente Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel des
MehrVorkurs: Mathematik für Informatiker
Vorkurs: Mathematik für Informatiker Teil 3 Wintersemester 2017/18 Steven Köhler mathe@stevenkoehler.de mathe.stevenkoehler.de 2 c 2017 Steven Köhler Wintersemester 2017/18 Inhaltsverzeichnis Teil 1 Teil
MehrKünstliche Intelligenz Logische Agenten & Resolution
Künstliche Intelligenz Logische Agenten & Resolution Stephan Schwiebert WS 2009/2010 Sprachliche Informationsverarbeitung Institut für Linguistik Universität zu Köln Inferenz-Algorithmus Wie könnte ein
Mehr6. Zahlendarstellungen und Rechnerarithmetik
6. Zahlendarstellungen und Rechnerarithmetik... x n y n x n-1 y n-1 x 1 y 1 x 0 y 0 CO Σ Σ... Σ Σ CI z n z n-1 z 1 z 0 Negative Zahlen, Zweierkomplement Rationale Zahlen, Gleitkommazahlen Halbaddierer,
MehrRechentraining. 4 a) b) c) d) e) f) g) h)
Rechentraining Kopfrechenaufgaben 1 a) 27 + 13 b) 45 + 25 c) 78 + 22 d) 64 + 36 e) 205 + 95 f) 909 + 91 g) 487 + 23 h) 630 + 470 i) 777 + 333 j) 34 23 k) 42 33 l) 177 78 m) 555 444 n) 1010 101 o) 808 88
MehrFH Jena Prüfungsaufgaben Prof. Giesecke FB ET/IT Binäre Rechenoperationen WS 09/10
FB ET/IT Binäre Rechenoperationen WS 9/ Name, Vorname: Matr.-Nr.: Zugelassene Hilfsmittel: beliebiger Taschenrechner eine selbst erstellte Formelsammlung Wichtige Hinweise: Ausführungen, Notizen und Lösungen
MehrVon der Schaltungslogik zur Informationsverarbeitung
Wintersemester 7/8 Schaltungslogik. Kapitel Von der Schaltungslogik zur Informationsverarbeitung Prof. Matthias Werner Professur Betriebssysteme 49 Schaltnetze! Gatter implementieren boolesche Funktionen
MehrInformatik I Modul 5: Rechnerarithmetik (2)
Herbstsemester 2, Institut für Informatik IFI, UZH, Schweiz Informatik I Modul 5: Rechnerarithmetik (2) 2 Burkhard Stiller M5 Modul 5: Rechnerarithmetik (2) Grundrechenarten Arithmetisch-logische Einheit
MehrProgrammierbare Logik Arithmetic Logic Unit
Eine arithmetisch-logische Einheit (englisch: arithmetic logic unit, daher oft abgekürzt ALU) ist ein elektronisches Rechenwerk, welches in Prozessoren zum Einsatz kommt. Die ALU berechnet arithmetische
MehrArbeitstitel: DV-Infrastruktur
Arbeitstitel: DV-Infrastruktur Überblick über die Lehrveranstaltung Rechnerarchitektur Betriebssysteme Rechnernetze Einf. in die WI 1 - DV-Infrastruktur WS03/04 1 Rechnerarchitektur Einf. in die Technologie
Mehr