Protokoll Flip-Flops. Protokollanten: Torsten Görig und Michael Horstmann

Größe: px

Ab Seite anzeigen:

Download "Protokoll Flip-Flops. Protokollanten: Torsten Görig und Michael Horstmann"

Margarethe Friedrich
vor 8 Jahren
Abrufe

1 Protokoll Flip-Flops Protokollanten: Torsten Görig und Michael Horstmann Versuchsdatum:

2 1 Protokollvorbereitung 1.1 Flipflop Schaltung des SR-Flipflops mit zwei NOR-Gattern Schaltung des SR-Flipflops mit zwei NAND-Gattern Schaltfolgetabelle für beide Varianten des SR-Flipflops Z-Nr. S /S R /R Q vorher /Q vorher Q danach /Q danach Zustand speichern rücksetzen setzen verboten, da Q=/Q speichern rücksetzen setzen verboten x x unbestimmt Seite 2/19

S /S R /R Q vorher /Q vorher Q danach /Q danach Zustand 0 0 1 0 1 0 1 0 1 speichern 1 0 1 1 0 0 1 0 1 rücksetzen 2 1 0 0 1 0 1 1 0

3 1.1.4 Programmablaufplan mit S=H und R=H S=H R=H R=H Q v=h, /Q v=h Q n=q v speichern Q n=? unbestimmt Q n=l rücksetzen Q n=h setzen Q n=h, /Q n=h verboten Struktogramm: if ( Qn=H, /Qn=H verboten R=H if ( ) Qn=H setzen S=H ) SR-FlipFlop if ( Qn=L rücksetzen R=H ) if ( Qn=? unbestimmt Qn=H and /Qn=H ) Qn=Qv speichern Zeitablaufdiagramm für SR-FF mit NAND S R Q? /Q? t Seite 3/19

1.5 Struktogramm: if ( Qn=H, /Qn=H verboten R=H if ( ) Qn=H setzen S=H ) SR-FlipFlop if ( Qn=L

4 1.1.7 Zustandsgraph weitere Fragen Vergleich und Bewertung der Beschreibungsmethoden: Das Zeitablaufdiagramm beschreibt das Verhalten der Schaltung zur Laufzeit. Am Zustands-Graphen kann man erkennen, unter welcher Bedingung das Ergebnis Q die Zustände Low und High einnimmt. Dies stellen auch der Programmablaufplan und das Struktogramm dar. Dabei wird aber berücksichtigt, in welcher Reihenfolge die Eingänge auf den Ausgang wirken. Aus dem Zeitablaufdiagramm und dem Zustands-Graphen ist es schwer möglich die Schaltung zu entwickeln. Das trifft auch für den Programmablaufplan und das Struktogramm zu. Es ist dagegen kein Problem, das Zeitablaufdiagramm sowie den Programmablaufplan und den Zustandsgraphen aus dem Schaltplan zu entwickeln. Überführungsfunktion: Zur Überführung von NOR-FF zu NAND-FF oder umgekehrt, müssen an die Eingänge und an die Ausgänge Negatoren angeschlossen werden. Vergleich der Eigenschaften beider Flipflop-Arten: siehe folgendes Benennen der charakteristischen Zustände: setzen rücksetzen speichern behält den letzten Zustand bei verboten Q n = /Q n unbestimmt Der Übergang vom verbotenen Zustand zum Speichern ergibt nicht zu bestimmende Ergebnisse am Ausgang markante Merksätze für Speicher- und Schaltverhalten ist R ungleich S, so ist Q=S und /Q=R für NAND: - Ist R=S=1, dann tritt der verbotene Zustand ein - Ist R=S=0, dann speichert das FF für NOR ist das vertauscht irregulärer/verbotener Zustand Seite 4/19

Dabei wird aber berücksichtigt, in welcher Reihenfolge die Eingänge auf den Ausgang wirken. Aus dem Zeitablaufdiagramm und dem Zustands-Graphen ist es schwer möglich die Schaltung zu entwickeln.

5 Der Zustand Q=/Q ist ein Widerspruch. Man bezeichnet diesen Zustand als irregulären/verbotenen Zustand. 1.2 Taktzustandgesteuertes SRT-FF Schaltungsplan des SRT-FF aus NAND-Gliedern Wahrheitstabelle T S /S R /R Q vorher /Q vorher Q danach /Q danach Zustand 0 x /x x /x x /x Q vorher /Q vorher speichern speichern rücksetzen setzen verboten speichern rücksetzen setzen verboten x x unbestimmt Programmablaufplan mit S=H, R=H, T=H T=H S=H R=H R=H Q v=h, /Q v=h Q n =Q v Q n=q v speichern Q n=? unbestimmt Q n=l rücksetzen Q n=h setzen Q n=h, /Q n=h verboten Seite 5/19

0 0 1 0 1 1 0 setzen 1 1 0 1 0 0 1 1 1 verboten 1 0 1 0 1 1 0 1 0 speichern 1 0 1 1 0 1 0 0 1 rücksetzen 1 1 0 0 1 1 0 1 0 setzen 1 1 0 1 0 1 0 1 1 verboten 1 0 1 0 1 1 1 x x unbestimmt

6 1.2.4 Struktogramm if ( Qn=/Qn=1 verboten R=H if ( ) Qn=H setzen S=H ) if ( Qn=L rücksetzen SRT-FlipFlop R=H ) if ( T=H Qn=Qv speichern ) if ( Qn=? unbestimmt Qn=/Qn ) Qn=Qv speichern Zustandsgraph Erklärungen: Speicherfall, Setzfall, Rücksetzfall, irregulärer Zustand Speicherfall: Q und /Q behalten ihren vorherigen Zustand bei Setzfall: Rücksetzfall: irregulärer Zustand: Q=1 und /Q=0 Q=0 und /Q=1 Q=/Q=1 Seite 6/19

7 1.2.7 Weiterentwickeltes SRT-FF mit dominierenden S-Eingang Q=H und /Q=L, wenn S=H und R=H Wahrheitstabelle: T S /S R /R Q vorher /Q vorher Q danach /Q danach Zustand 0 x /x x /x x /x Q vorher /Q vorher speichern speichern rücksetzen setzen setzen speichern rücksetzen setzen setzen 1.3 SRT-FF mit zweitem Speicherfall Weiterentwickeltes SRT-FF mit zweitem Speicherfall, wenn S=H und R=H: Seite 7/19

1 0 0 1 0 1 1 0 setzen 1 1 0 1 0 0 1 1 0 setzen 1 0 1 0 1 1 0 1 0 speichern 1 0 1 1 0 1 0 0 1 rücksetzen 1 1 0 0 1 1 0 1 0 setzen 1 1 0 1

8 1.3.2 Wahrheitstabelle: T S /S R /R Q vorher /Q vorher Q danach /Q danach Zustand 0 x /x x /x x /x Q vorher /Q vorher speichern speichern rücksetzen setzen speichern speichern setzen rücksetzen speichern 1.4 Taktzustandsgesteuertes D-Flipflop aus NAND-Gattern Schaltungsbild Programmablaufplan T D /D Q danach /Q danach 0 x /x Q vorher /Q vorher T=H D=H Q n=q v speichern Q n =L Q n =H Seite 8/19

setzen 1 0 0 1 1 1 0 0 1 rücksetzen 1 1 0 1 0 0 1 0 1 speichern 1.4 Taktzustandsgesteuertes D-Flipflop aus NAND-Gattern 1.4.1 Schaltungsbild 1.

9 1.4.3 Struktogramm D-FlipFlop if ( T=H ) if ( D=H ) Qn=Qv Qn=H Qn=L Zeitablaufdiagramm Takt D Q /Q t 1.5 Einflankengesteuerte Flipflops Einflankengesteuertes D-Flipflop: charakteristische Gleichung: Q=D Mit der aktiven Taktflanke übernimmt das Flipflop die D- Belegung an den Ausgang, unmittelbar danach wird der D- Eingang blockiert. Die Triggerung erfolgt je nach IC-Typ bei der aufsteigenden oder abfallenden Taktflanke Einflankengesteuerte JK-Flipflops: Während der aktiven Taktflanke (je nach Typ aufsteigend oder abfallend) erfolgt eine von den internen Gatterlaufzeiten abhängige, kurze Zwischenspeicherung der an J und K vorhandenen Eingangsbelegungen Erklären sie sich Schaltungsaufbau und Arbeitsweise der Impulsglieder für positive und negative Ausgangsimpulse. Wie lässt sich eine dynamische Eingangsempfindlichkeit ohne äußere Zusatzbeschaltung realisieren? Man hält den aktiven Takt möglichst auf einen kurzen Impuls beschränkt. Somit wird die Störanfälligkeit, die nur während des aktiven Takts besteht, ohne zusätzliche Kombinatorik herabgesetzt. Vorteile: Änderungen an R und S, die unerwünscht sind, sind so irrelevant. Im Gegensatz zu den taktzustandsgesteuerten Flip-Flops, ist der Zeitpunkt bei dem umgeschaltet wird ganz genau festgelegt. Wo hingegen beim RS-Flip-Flop bei aktivem Takt geschaltet werden kann wie es gerade beliebt. Seite 9/19

10 1.6 Zweiflankengesteuerte Flipflops Schaltungsaufbau eines SR-Master-Slave-FF Schaltungsaufbau eines JK-Master-Slave-FF: Seite 10/19

11 1.6.3 Programmablaufplan für den JK-Master-Slave-FF Q n =Q v T=abfallend J=H K=H K=H Q n=q v speichern Q n=l rücksetzen Q n=h setzen Q n=/q v negieren Zeitablaufdiagramm Takt J K Q Master Q Zusatzfragen: Der Zweck mehrerer J- und K-Eingänge ist, dass alle J, bzw. alle K-Eingänge gleichzeitig High-Pegel sein müssen, um eine Änderung zu bewirken. Seite 11/19

4 Zeitablaufdiagramm Takt J K Q Master Q 1.6.

12 Set, Reset - Realisierung Seite 12/19

13 2 Versuchsdurchführung Versuchsaufgaben: 2.1 a) mit H-aktiven Eingängen Zeitablaufdiagramm siehe Z-Nr. S R Q vorher /Q vorher Q danach /Q danach Vergleich der Ergebnisse mit der Vorbereitung: Die Vermutungen haben sich bestätigt. Außerdem wurde durch den Versuch noch einmal bestätigt, dass beim verbotenen Zustand Q und /Q einen High-Pegel aufweisen. Beim Versuch vom verbotenen Zustand in den Zustand speichern zu gelangen kamen immer verschiedene aber reale Werte raus. Es ergaben sich die Zustände setzen und rücksetzen, da man Die Taster nicht exakt zur gleichen Zeit von 1 auf 0 setzen konnte verbotener Zustand S R Q vorher /Q vorher Q danach /Q danach Zustand 1 1 x /x 1 1 verboten rücksetzen 1 1 x /x 1 1 verboten setzen 1 1 x /x 1 1 verboten undef. undef. b) mit L-aktiven Eingängen Das Zeitablaufdiagramm siehe Z-Nr. S R Q vorher /Q vorher Q danach /Q danach Vergleich der Ergebnisse mit der Vorbereitung: siehe Seite 13/19

Außerdem wurde durch den Versuch noch einmal bestätigt, dass beim verbotenen Zustand Q und /Q einen High-Pegel aufweisen.

14 2.1.4 verbotener Zustand siehe a) SRT-FF mit H-aktiven Eingängen T S R Q vorher /Q vorher Q danach /Q danach 0 x x x /x Q v /Q v Zeitablaufdiagramm: T S R Q /Q verbotener Zustand T S R Q vorher /Q vorher Q danach /Q danach Zustand x /x x /x 1 1 verboten rücksetzen x /x 1 1 verboten setzen x /x 1 1 verboten undef undef unbestimmt? b) SRT-FF mit L-aktiven Eingängen Zeitablaufdiagramm siehe T S R Q vorher /Q vorher Q danach /Q danach 0 x x x /x Q v /Q v Seite 14/19

15 2.3 SR-Master-Slave-FF Wertetabelle T S R Q MasterV /Q MasterV Q vor /Q vor Q Master /Q Master Q danach /Q danach 0 x x x /x x /x Q MasterV /Q MasterV Q vor /Q vor auf ab auf ab auf ab auf ab auf ab auf ab auf ab auf ab Zeitablaufdiagramm: Takt S R Q master /Q master Q /Q 2.4 Testung von Master-Slave-JK-FF-Bausteinen a + b Wertetabelle T S R Q vor /Q vor Q n /Q n 0 x x x x Q vor /Q vor auf 0 0 x x Q vor Q vor ab 0 0 x x Q vor Q vor auf ab auf ab auf ab Seite 15/19

0 1 0 auf 1 0 1 0 1 0 1 0 1 0 ab 1 0 1 0 1 0 1 0 1 0 auf 1 1 1 0 1 0 1 1 1 0 ab 1 1 1 1 1 0 1 0 1 0 auf 1 0 1 0 1 0 1 1 1 0 ab 1 0 1 1 1 0 1 0 1 0 2.3.

16 auf ab auf ab Testung von D-FF-Bausteinen Prüfung eines D-FF-Bausteines Bei der Prüfung des D-FF-Bausteines kamen wir zu dem Schluss, dass es sich um einen 0-1 flankenaktiven D-Flipflop handelt :1-Pulsfrequenzteiler Ergebnis: Die Taktfrequenz vom Eingang wird halbiert Frequenzteilerkette Ergebnis: Das Ergebnis ist 1/16 der Taktfrequenz Taktzustandgesteuertes D-Flipflop D-Flipflop sind die Grundbausteine von Schieberegistern. Seite 16/19

1 Prüfung eines D-FF-Bausteines Bei der Prüfung des D-FF-Bausteines kamen wir zu dem Schluss, dass es sich um einen 0-1

17 3 Asynchroner Zähler (Schaltpläne siehe Seite 18, 19) 3.1 Dezimalzähler alt neu z 0 z 1 z 0 T Nr. X Z-Nr z 3 z 2 z 1 z 0 Z -Nr z 3 z 2 z 1 z 0 D 3 D 2 D 1 D x x x x x x x x x x x x x x x x x x 0 A , 3 x0 x0 x1 x1 x0 x1 x1 x1 B , 10 x1 x0 x1 x0 x0 x1 x1 x0 C , 3 x0 x0 x1 x1 x0 x0 x1 x1 D , 12 x1 x1 x0 x0 x0 x0 x1 x0 E , 7 x0 x1 x1 x1 x0 x0 x1 x1 F , 14 x1 x1 x1 x0 x0 x0 x1 x0 z 0 z 1 z 0 T x x x x x x x x x x x x x x x x x x 0 0 1A , 11 x1 x0 x1 x1 x0 x1 x0 x1 1B , 4 x0 x1 x0 x0 x0 x1 x0 x0 1C , 13 x1 x1 x0 x1 x0 x0 x0 x1 1D , 4 x0 x1 x0 x0 x0 x0 x0 x0 1E , 15 x1 x1 x1 x1 x1 x0 x0 x1 1F , 8 x1 x0 x0 x0 x1 x0 x0 x0 3.2 Messung der Übergangszustände Zählerstand Wechsel X X X unerwünschter Impuls am Decoderausgang: X X X Seite 17/19

0 0 3 0 0 1 1 0 0 1 1 5 0 5 0 1 0 1 4 0 1 0 0 x x x 0 6 0 6 0 1 1 0 5 0 1 0 1 0 x 0 1 7 0 7 0 1 1 1 6 0 1 1 0 x x x 0 8 0 8 1 0 0 0 7 0 1 1 1 0 1 1 1 9 0 9 1 0 0 1 8 1 0 0 0 x x x 0 A 0 10 1 0 1 0

18 Seite 18/19

19 Seite 19/19

Ähnliche Dokumente

Technische Informatik Basispraktikum Sommersemester 2001

Technische Informatik Basispraktikum Sommersemester 2001 Protokoll zum Versuchstag 4 Datum: 21.6.2001 Gruppe: David Eißler/ Autor: Verwendete Messgeräte: - digitales Experimentierboard (EB6) - Netzgerät