Logiken. Glossar Logiken

Transkript

1 Logiken Glossar Logiken 1

2 Index Logiken ALS-TTL, advanced low power Schottky TTL ALVT, advanced low voltage technology AND-Gatter Antivalenz, anticoincidence AS-TTL, advanced Schottky TTL CMOS, complementary metal oxide semicond. CPLD, complex programmable logic device D-Flipflop DCTL, direct coupled transistor logic Disjunktion DL, diode logic DPGA, dynamically programmable gate array DRL, diode resistor logic DTL, diode transistor logic ECL, emitter coupled logic EPLD, erasable programmable logic device Flipflop FPGA, field programmable gate array Fuzzy-Logik (fuzzy logic) GAL, generic array logic Gate-Array GLUE, general logic unit expansion H-TTL, high speed TTL Halbaddierer HTL, high threshold logic JK-Flipflop Konjunktion L-TTL, low power TTL Logik Logikpegel LS-TTL, low power Schottky transistor transistor logic LVPECL, low-voltage positive emitter-coupled logic LVT, low voltage technology MOS, metal oxide semiconductor 2

3 NAND-Gatter Negation NMOS, N channel MOS NOR-Gatter NOT-Gatter OR-Gatter PAL, programmable array logic PLA, programmable logic array PLC, programmable logic controller PMOS, P channel MOS RDL, resistor diode logic RS-Flipflop RTL, resistor transistor logic S-TTL, Schottky TTL Schieberegister SPLD, simple programmable logic device State-Machine T-Flipflop Tri-State-Logik TTL, transistor transistor logic Volladdierer XNOR, exclusiv NOR XNOR, exclusiv NOR Zähler Impressum 3

4 ALS-TTL, advanced low power Schottky TTL Die Advanced Low Power Schottky TTL (ALS-TTL) ist eine äußerst leistungsfähige Schottky- TTL, die aus der Low-Power-Schottky-TTL (LS-TTL) weiterentwickelt wurde. Sie zeichnet sich aus durch eine Verlustleistung von nur 1 mw, einer Schaltzeit von 4 ns und eine Schaltfrequenz von 100 MHz. In der Typenbezeichnung 74ALS00 führt die ALS-TTL die Buchstaben ALS. ALVT, advanced low voltage technology Die Advanced Low Voltage Technology (ALVT) ist eine Weiterentwicklung der Low Voltage Technology (LVT) hin zu noch geringeren Versorgungsspannungen. Sinn dieser Entwicklung ist die Reduzierung der Verlustwärme pro Logik, die überproportional mit der Versorgungsspannung ansteigt. Bedingt durch die rapide steigende Integrationsdichte steigt der Aufwand für die Wärmeableitung, außerdem reduziert sich die Batteriebetriebszeit von mobilen Endgeräten und Notebooks. Mit der zu Ende der 90er Jahre entwickelten ALVT- Technologie wurde die Versorgungsspannung für TTL-Logiken von vormals 5 V auf 3,3 V (LVTTL) und bei CMOS-Logiken weiter auf 2,3 V reduziert. AVLT ist eine BiCMOS-Technologie und wurde von Texas Instruments entwickelt. In AVLT- Technologie gebaute Komponenten zeichnen sich durch hohe Schaltgeschwindigkeiten und geringe Propagation Delay aus, die bei 3 ns liegt, und durch einen geringen Leistungsverbrauch. Hinzu kommt der Einsatz als 24-mA-Stromtreiber. Die Entwicklungsziele wurden durch Fortschritte in den Herstellungsprozessen erreicht, durch komplementäre Temperaturcharakteristiken der bipolaren und der CMOS-Technologie, durch hohe Impedanzen und niedrigste Eingangskapazitäten. AND-Gatter AND gate Das AND-Gatter, auch als AND-Logik oder AND-Verknüpfung bezeichnet, ist ein Boolesches Produkt der Konjunktion zwischen den beiden Eingängen E1 und E2 : E1*E2. Der Ausgang 4

5 A ist nur dann 1, wenn beide Eingänge 1 sind. Hat das AND-Gatter drei oder mehr Eingänge, dann müssen an allen Eingängen logische Einsen anliegen, damit der Ausgang logisch 1 wird. Eine AND-Logik ist analog betrachtet eine Reihenschaltung von Schaltern, wobei nur dann Strom über die Schalter fließt, wenn alle Schalter geschlossen sind. Aus der Reihenschaltung eines AND-Gatters mit einem AND-Gatter, Wertetabelle und Schaltsymbol NOT-Gatter wird das NAND-Gatter. Schaltkreisfamilien für AND-Gatter sind die 7408 in TTL-Logik und 4081 in CMOS. Antivalenz anticoincidence In der Booleschen Algebra werden die logischen Zusammenhänge durch Logiken realisiert. Neben der Konjunktion, der logischen Und-Verknüpfung, gibt es die Disjunktion, die logische Oder- Verknüpfung, die Negation, die Invertierung des logischen Zustands und die Antivalenz. Letztere heißt im englischen Anticoincidence und drückt damit aus, dass die logischen Zustände nicht koinzident sind. XOR-Gatter, Wertetabelle und Schaltsymbol Die Logikfunktion der Antivalenz wird 5

6 durch das XOR-Gatter erfüllt. Dabei hat der Ausgang dann den Zustand 1, wenn alle Eingänge unterschiedlich sind, also nicht koinzident. Der Ausgang ist dann 0, wenn alle Eingänge gleich sind. AS-TTL, advanced Schottky TTL Es gibt mehrere mit Schottky-Dioden arbeitende TTL-Logiken (Transistor Transistor Logic). Dazu gehören die Schottky-TTL (S-TTL), die Low-Power-Schottky-TTL (LS-TTL), die Advanced- Schottky-TTL (AS-TTL) und die Advanced-Low-Power-Schottky-TTL (ASL-TTL). Die Advanced Schottky TTL (AS-TTL) hat mit 1,7 ns die kürzeste Schaltzeit aller TTL-Logiken. Die Verlustleistung liegt bei etwa 8 mw pro TTL-Logik. AS-TTL-Logiken führen in der Typenbezeichnung 74AS00 die Buchstaben AS. CMOS, complementary metal oxide semiconductor CMOS-Technologie Complementary Metal Oxide Semiconductor (CMOS) ist eine Halbleitertechnologie für Chips, Mikroprozessoren und auch diskrete Bauelemente, die sich durch eine geringe Leistungsaufnahme und kurze Schaltzeiten auszeichnet. Sie basiert auf komplementären Metalloxid-Halbleitern. Die Kombination von NMOS mit einem negativen und PMOS einem positiven Ladungsüberschuss ergibt die komplementäre CMOS-Technik. Die CMOS-Technologie wird daher auch in RAM-Speichern eingesetzt, wo sie in Verbindung mit Akkus die Daten auch bei Abschalten der Versorgungsspannung speichern kann. Die Leistungswerte liegen bei einigen wenigen Nanowatt (nw) pro Gatter. Darüber hinaus kann die CMOS-Technologie in einem großen Betriebsspannungsbereich eingesetzt werden, der zwischen 3 V und 15 V liegt, typisch 5 V. Da der Logikpegel für die logische 1 erst bei 3 V erkannt wird, ist eine direkte Kopplung von TTL-Logiken und CMOS-Technologien nicht möglich. CMOS ist sehr empfindlich gegenüber statischen Aufladungen. Das hängt mit der 6

7 Hochohmigkeit der Ein- und Ausgänge zusammen, die in der Eingangsschaltung Feldeffekttransistoren (FET) benutzen. Die Ein- und Ausgänge sollten daher immer auf ein Potential gelegt werden. Die Kombination mit bipolarer Technik heißt BiCMOS und zeichnet sich aus durch hohe Datenraten und hohe Treiberströme von 48 ma und 64 ma. BiCOMS-Logiken werden in Busanwendungen eingesetzt. Dem Trend zu Bauteilen mit geringerer Leistungsaufnahme wird Low Voltage CMOS (LVCMOS) gerecht, das mit einer Betriebsspannung von 3,0 V bis 3,6 V arbeitet. Das bedeutet weniger Strom und damit weniger Leistungsverbrauch. CPLD, complex programmable logic device Ein Complex Programmable Logic Device (CPLD) ist ein vorkonfektionierter, frei konfigurierbarer Logikbaustein. Diese Bausteine, die eine Weiterentwicklung der Programmable Array Logic (PAL) und der Programmable Logic Devices (PLD) darstellen, zeichnen sich durch hohe Verarbeitungsgeschwindigkeiten, einfaches Design, vorhersagbares Timing und einfache Programmierung aus. Sie bestehen aus PAL-ähnlichen Funktionseinheiten, die über eine Switching-Matrix deren Verbindungen programmiert werden. Zu diesen Funktionseinheiten gehören AND- und OR-Gatter, Caches, Register und Ein- und Ausgabe- Einheiten, die untereinander verknüpft werden können. Dabei sind verschiedene Logikeinheiten zu größeren Makro-Funktionsblöcken in Form einer Matrix zusammen gefasst. Im Gegensatz zu Simple Programmable Logic Devices (SPLD) werden Complex Programmable Logic Devices (CPLD) aus vielen SPLDs geformt. Die einzelnen SPLD-Logiken werden mit einer Switching-Matrix miteinander verknüpft. CPLDs sind typischerweise Speicher-basierte Programmable Logic Devices (PLD), deren logisches Design in EPROMs, EEPROMs oder Flashspeichern gespeichert wird. Der wesentliche Unterschied zwischen den PLDs und den CPLDs ist deren höhere Komplexität. 7

8 D-Flipflop delay flipflop DCTL, direct coupled transistor logic Direktgekoppelte Transistor-Logik Wahrheitstabelle eines D-Flipflops Der D-Flipflop ist ein getakteter Flipflop mit einem Informationseingang D und einem Takteingang C. Das D steht für Delay, also Verzögerung und bedeutet eine verzögerte Übernahme der Eingangsdaten auf den Ausgang. Die Schaltung des D-Flipflops erfolgt ausschließlich durch die Flanke des Taktimpulses, unabhängig von einer zwischenzeitlichen Zustandsänderung am Informationseingang. Der Takteingang wird sowohl bei der steigenden als auch bei der fallenden Flanke des Taktimpulses geschaltet und übernimmt den am Informationseingang liegenden Pegel verzögert auf den Ausgang. DCTL-Logiken bestehen aus direkt miteinander gekoppelten bipolaren Transistoren. In diesen ersten logischen Schaltkreisen gab es außer den direkt miteinander gekoppelten Transistoren nur noch Widerstände. Bei den DCTL-Logiken sind die Basen unmittelbar mit den Eingängen verbunden, ohne einen zwischengeschalteten Basis-Widerstand. Ohne diesen Widerstand sind DCTL-Logiken einfacher im Aufbau und leichter herzustellen als RTL-Logiken, die einen Basis-Widerstand haben. Disjunktion disjunction Die Disjunktion gehört wie die Konjunktion und die Negation zu den logischen Verknüpfungsformen der booleschen Algebra. Die Disjunktion ist eine Entweder-Oder-Entscheidung und wird durch das OR-Gatter realisiert. Bei der Disjunktion ist das Ergebnis einer logischen Verknüpfung dann 1, wenn der 8

9 Eingabewert mindestens eines Gatter-Eingangs 1 ist. Der Ausgang ist 0, wenn alle Eingänge 0 sind. DL, diode logic Diodenlogik Logiken sind digitale Verknüpfungen, die mit elektronischen oder elektromechanischen Komponenten realisiert werden. Die dafür benutzten Komponenten wie Dioden oder Transistoren müssen Schaltfunktionen erfüllen. Eine vom Aufbau recht einfache Logik ist die Diodenlogik bei der Dioden als Schaltelemente eingesetzt werden. Vom Aufbau her besteht eine Diodenlogik (DL) aus zwei Dioden, die über einen Widerstand elektrisch vorgespannt werden. Schalten beide Dioden, dann wird das Potential an der Diodenanode auf das Bezugspotential gezogen. Bei dem anderen Schaltungskonzept werden die Diodenkathoden über einen Widerstand auf Nullpotential gelegt und wenn einer Diode auf Durchlass schaltet, erhöht sich die Spannung am Widerstand. Es gibt also nur zwei Grundkonzepte: das eine bildet ein And-Gatter, das andere ein OR-Gatter. DPGA, dynamically programmable gate array Das Dynamically Programmable Gate Array (DPGA) ist eine Logik, die ihre Logikfunktion während des Betriebs ändern kann. Dafür hat die DPGA-Logik mehrere Konfigurations- Speicherbänke, von der jede für sich eine bestimmte Funktion erfüllt. Bei der DPGA-Logik ist die Anzahl der logischen Gatter größer als beim FPGA. DRL, diode resistor logic Dioden-Widerstands-Logik DRL-Logiken bestehen aus Dioden und Widerständen und entsprechen den Eingangsschaltungen der DTL-Logiken. Bei dem AND-Gatter werden die Dioden über den Arbeitswiderstand vorgespannt und sperren. Der Logikpegel entspricht dann der Versorgungsspannung. Hat eine Diode an der Kathode einen LO-Pegel, so fließt der Strom über die Diode, der Ausgangszustand ist 0. 9

10 Anders verhält es sich bei dem OR-Gatter. Ist ein Eingang auf HI-Potenzial leitet die entsprechende Diode und der Ausgang wird ebenfalls 1. DTL, diode transistor logic Dioden-Transistor-Logik DTL-Logiken bestehen aus Dioden, Transistoren und Widerständen. Aus dieser Schaltungstechnik werden die Standardlogiken AND-Gatter, OR-Gatter und NOT-Gatter in Dickschicht- und Dünnschichttechnik hergestellt, ebenso in monolithischer Bauweise. Bei DTL- Logiken bilden Dioden das OR- oder AND-Gatter, das über ein NOT-Gatter, das durch einen Transistor gebildet wird, invertiert wird. Bei dem NAND-Gatter bilden die beiden Dioden mit dem Widerstand die UND-Verknüpfung. Liegen an beiden Eingängen HI-Pegel ( 1 ), sperren die beiden Dioden und die Basis des Transistors erhält über den Widerstand den Basisstrom. Der Transistor geht in die Sättigung und der Logikpegel auf Emitterpotenzial, NAND-Gatter als DTL-Logik also auf LO-Pegel. Liegt nur an einem Eingang ein LO-Pegel ( 0 ) an, öffnet die entsprechende Diode und zieht das Basispotenzial gegen null; der Transistor sperrt, der Ausgangspegel geht auf 1. DTL-Technik wurde wegen des hohen Leistungsverbrauchs und der unbefriedigenden Schaltzeiten nicht mehr weiterentwickelt. Die DTL-Technik ist aus der DRL-Logik (Diode Resistor Logic) hervorgegangen. 10

11 ECL, emitter coupled logic Emittergekoppelte Logik Emittergekoppelte Logiken (ECL) sind Logikschaltungen mit bipolaren, Emittergekoppelten Transistoren und Widerständen. ECL-Logiken basieren auf der Technik von Differenzverstärkern mit mehreren Eingängen, mit denen Digitalsignale verstärkt und logisch kombiniert werden können. Bei der ECL-Technik arbeiten die Transistoren in ihrem aktiven Arbeitsbereich und erreichen nie den Sättigungsbereich. Dadurch haben die Transistoren keine Ladungszeiten und können ECL-Logik als OR- und NOR-Gatter mit drei Eingängen ihren Zustand extrem kurzzeitig ändern. Dies hat den Vorteil der kurzen Schaltzeiten und Signallaufzeiten von weniger als einer Nanosekunde zur Folge. ECL-Logiken können mit Taktraten von über 1 GHz getaktet werden, die Leistungsaufnahme liegt allerdings bei über 50 mw/logikschaltung, die Betriebsspannung bei -5 V. Bedingt durch die hohen Taktfrequenzen und die extrem kurzen Schaltzeiten, müssen bei der Entwicklung von ECL-Schaltungen hochfrequente Eigenschaften berücksichtigt werden wie Impedanzen, Leitungslängen, kapazitive Beeinflussungen usw. Bei den ECL-Logiken erfolgt die Signalauskopplung an den Emittern. EPLD, erasable programmable logic device Erasable Programmable Logic (EPLD) sind löschbare, programmierbare Speicherbausteine, vergleichbar einem EPROM. Sie können vom Benutzer programmiert und über das auf der Oberseite des Chips liegende Fenster mittels UV-Licht wieder gelöscht und wieder neu 11

12 programmiert werden. EPLDs gibt es seit den achtziger Jahren, sie haben keine vorkonfektionierten Verbindungen. Diese werden vom Anwender elektrisch hergestellt. Flipflop, FF Ein Flipflop (FF) ist ein Halbleiterspeicher für die Speicherung von einem Bit. Es handelt sich dabei um eine elektronische Kippschaltung, einen bistabilen Multivibrator, die in Speicherbausteinen wie RAMs, Schieberegistern und Zählern eingesetzt wird. Eine solche Schaltung kennt zwei Zustände, die die binären Zustände 0 und 1 repräsentieren. Die Zustände sind abhängig von den logischen Zuständen an den Eingängen oder sie werden taktsynchron geändert. Bei den Flipflops, deren Zustände von den Eingangszuständen abhängen, sind die Ausgangspegel so lange stabil, bis sich der Zustand eines Eingangs ändert. Der neue Zustand ist dann wiederum stabil. Die Zustandsänderung kann synchron oder asynchron von einer oder beiden Pulsflanken eines Taktimpulses ausgelöst werden. Man spricht dann von zustands- oder flankengesteuerten Flipflops. Daneben gibt es Flipflops die zeitverzögert schalten. Ein Flipflop kann aus einzelnen Logiken zusammengesetzt werden, und zwar in der Kombination von zwei NOR-Gattern oder zwei NAND-Gattern. In der Grundschaltung hat ein Flipflop zwei Eingänge A und B und zwei Ausgänge P und Q. Um unterschiedliche Anforderungen an die Speicherbausteine zu erfüllen, gibt es verschiedene Flipflop-Varianten wie den JK-Flipflop, RS-Flipflop, T-Flipflop und D-Flipflop. FPGA, field programmable gate array Feldprogrammierbarer Field Programmable Gate-Arrays (FPGA) sind vorkonfektionierte integrierte Schaltungen (IC) mit einer Vielzahl an Logikschaltungen, die vom Anwender selbst zu einer anwendungsspezifischen Schaltung programmiert werden. FPGAs sind je nach Ausführung und Hersteller ein- oder mehrmals programmierbar und dynamisch rekonfigurierbar. Bei der 12

13 Gate-Array nanosize FPGA von Actel mit einer Baugröße von 3 x 3 mm, Foto: Actel Programmierbare Logiken einmaligen Konfiguration wird die kundenspezifische Schaltung durch das gezielte Brennen von Schmelzbrücken erzeugt und kann danach nicht mehr verändert werden. Dagegen können Flashspeicher oder EPROMs, die auf der FPGA-Technologie basieren, einige tausend mal neu konfiguriert werden und behalten ihre Konfiguration auch ohne Spannungsversorgung. Auch bei FPGAs geht die Entwicklung hin zu kleinen und kleinsten Baugrößen mit äußerst geringer Leistungsaufnahme. Actel spricht in diesem Zusammenhang von nanosize- FPGAs, wenn das Gehäuse nur wenige Millimeter groß ist, und die Bezeichnung nanopower-fpgas wird für Schaltungen benutzt, deren Leistungsaufnahme nur wenigen Mikrowatt (µw) beträgt. FPGAs können Speicher und Logiken mit bis zu mehreren Millionen Gatter enthalten. Die einzelnen Komponenten 13

14 können hierarchisch und beliebig miteinander verschaltet werden. Am häufigsten werden SRAM basierende Speicherbausteine für FPGAs benutzt. FPGAs haben geringere Einstiegskosten als ASICs und können auch bei kleinen Stückzahlen mit niedrigen Kosten realisiert werden. Allerdings sind die Produktionskosten höher als die von ASICs. Fuzzy-Logik Fuzzy-Logiken dienen der Interpretation von wagen, mehrdeutigen oder unpräzisen Informationen. Ihre Entscheidungsprozesse sind ähnlich den menschlichen Entscheidungen um aus ungefähren Daten exakte Lösungen zu interpretieren. So kann beispielsweise eine Fuzzy-Logik bei der Interpretation von Digitalsignalen neben den beiden Zuständen 0 und 1 auch Zwischenwerte interpretieren. Dieser dritte Logikwert kann genau zwischen den beiden binären Werten 0 und 1 liegen und von der Fuzzy-Logik als möglich interpretiert werden. Des Weiteren kann man die Pegel zwischen den beiden logischen Zuständen in mehrere Intervalle unterteilen und jedem Intervallschritt denkbare Wahrscheinlichkeitswerte zuordnen. Das bedeutet, dass der Pegel der beispielsweise der logischen 1 am nächsten kommt, auch die höchste Wahrscheinlichkeit repräsentiert. Die Fuzzy-Technik, die eine Unschärfe repräsentiert, bietet mit ihrer Wahrscheinlichkeitszuordnung wesentliche Vorteile bei der Steuerung und Optimierung von kritischen Prozessen, beispielsweise in der Automatisierung und Prozesssteuerung. Darüber hinaus wird die Fuzzy-Logik auch in Expertensystemen bei der Wissensverarbeitung eingesetzt. GAL, generic array logic In den siebziger und achtziger Jahren wurden diverse programmierbare Logikbausteine entwickelt. So u.a. der FPGA, verschiedene Varianten der Programmable Logic Devices (PLD), 14

15 die Programmable Array Logic (PAL) und die Generic Array Logic (GAL). Die Generic Array Logic (GAL) hat die gleichen logischen Eigenschaften wie die Programmable Array Logic (PAL) mit dem Unterschied, dass sie gelöscht und wieder programmiert werden kann. Die GAL-Technik eignet sich besonders für die Prototypen-Herstellung, da sie reprogrammierbar ist, können Bugs, die in dieser Entwicklungsphase erkannt werden, schnell behoben werden. Für die Programmierung und Re-Programmierung benutzten GALs einen PAL- Programmer oder eine In-Circuit-Programmierung. Gate-Array Ein Gate-Array ist eine komplexe, vorkonfektionierte Logikschaltung, deren Logiken und Gatter kundenspezifisch miteinander verknüpft werden. Die meisten Herstellungsschritte eines Gate-Arrays sind kundenunabhängig und in gewisser Weise standardisiert. So ist die Lage der verschiedenen Gatterschaltungen, der AND-, OR- oder XOR-Gatter, der I/O- Pads, Flipflops, Schieberegister usw. fixiert. Der Kunde kann nur noch die Verdrahtung der Logiken Entwurf eines Gate-Arrays, Foto: Indiana University beeinflussen. 15

16 Bei modernen Halbleitertechnologien sind die Vorbereitungskosten für die Produktion von Gate-Arrays relativ hoch, die reinen Produktionskosten hingegen gering. Gate-Arrays sind für Kleinserienproduktion interessant, sie können mehrere Millionen Logikschaltungen umfassen. GLUE, general logic unit expansion General Logic Unit Expansion (GLUE) ist eine Anpassungs- und Steuerlogik, die in Digitalschaltungen, Konvertern und A/D-Wandlern eingesetzt wird. Mit ihr können die Digitalsignale nichtkompatibler Funktionsblöcke aneinander angepasst werden. Ebenso kann eine GLUE-Logik auch die Ablaufsteuerung von Funktionsblöcken übernehmen oder als Interface-Baustein zwischen Prozessoren und Peripheriegeräte fungieren. Außerdem liefern GLUE-Komponenten den Status der Funktionsblöcke an das Prozessor-Interface. H-TTL, high speed TTL Die High-Speed-TTL-Logik (H-TTL) kann Schaltfrequenzen von 80 MHz verarbeiten und hat eine Schaltzeit von 5 ns. Sie ist damit weitaus schneller als die TTL-Logik, hat allerdings mit über 20 mw die doppelte Leistungsaufnahme. Die Typenbezeichnung 74H00 kennzeichnet mit dem Buchstaben H, dass es sich um eine H-TTL-Logik handelt. Wie andere TTL-Logiken (Transistor Transistor Logic) auch benötigen H-TTL-Logiken eine Versorgungsspannung von 5 V, der maximal zulässige Low-Pegel liegt bei 0,4 V, der minimal notwendige HI-Pegel bei 2,4 V. Halbaddierer HA, half adder Der Halbaddierer ist eine digitale Grundschaltung, die zwei Binärzahlen miteinander addiert. Entsprechend der Dualarithmetik kann das Ergebnis zweistellig sein, für die dezimale 2 eine digitale 10. Der Halbaddierer, der die Basisschaltung für den Volladdierer bildet, hat wie dieser zwei Ausgänge, allerdings nur zwei Eingänge. Er hat keinen Eingang um den Übertrag eines 16

17 Wertetabelle und Schaltsymbol des Halbaddierers vorgeschalteten Addierers zu übernehmen. Dies unterscheidet ihn vom Volladdierer. Von der Logikschaltung her besteht der Halbaddierer aus drei AND-Gattern, zwei NOT- Gattern, einem OR-Gatter. Die Gatter- Anordnung hat die zwei Eingänge a und b und die Ausgänge s und ü. Der Ausgang s wird dann zu 1, wenn einer der beiden Eingänge 1 ist. Der Ausgang ü wird nur dann zu 1, wenn beide Eingänge 1 sind. HTL, high threshold logic High Threshold Logic (HTL) sind Logikbausteine mit höherer Ansprechschwelle, die eine erhöhte Störsicherheit gewährleisten. Das bedeutet, dass die Schwellwerte für LO und HI einen größeren Spannungsabstand zueinander haben, als dies bei anderen Logiken der Fall ist. Bei DTL-Logiken oder DL-Logiken wird dies durch Zenerdioden erreicht. HTL-Logiken arbeiten mit einer höheren Versorgungsspannung und können überall dort sinnvoll eingesetzt werden, wo die Logiken hohen Störspannungen und Rauschen ausgesetzt sind. JK-Flipflop Ein JK-Flipflop ist ein getakteter Flipflop, dessen Bezeichnung von den zwei Informationseingängen J und K herrühren. Daneben hat der JK-Flipflop noch einen Takteingang (C). Die Arbeitsweise des JK-Flipflops entspricht der des RS-Flipflops, solange an den Eingängen unterschiedliche Signale anliegen. Liegen hingegen an den Eingängen J und K jeweils eine 1, dann arbeitet der JK-Flipflop wie ein T-Flipflop und wird von dem Taktsignal gesteuert. 17

18 Der JK-Flipflop heißt auch Master-Slave- Flipflop weil er sich aus zwei Flipflops, einem Master und einem Slave zusammensetzt, die von der steigenden und fallenden Flanke des Taktimpulses gesteuert werden. JK-Flipflops werden in Schieberegistern und Zählern eingesetzt, weil alle Flipflops eines solchen Registers gleichzeitig gesetzt werden können. Konjunktion conjunction Die Boolesche Algebra basiert auf drei logischen Grundformen: der Konjunktion, Wahrheitstabelle und Schaltsymbol des JK-Flipflops Disjunktion und Negation. Diese mathematischen Prinzipien werden durch Logiken realisiert, wobei die Konjunktion die logische Und-Verknüpfung zweier oder mehrere Binärzahlen darstellt, die durch ein AND-Gatter erfolgt. Bei der Konjunktion ist das Ergebnis nur dann 1, wenn alle Eingangszustände gleichzeitig 1 sind, der Ausgang ist 0, wenn mindestens ein Eingang 0 ist. Die Konjunktion ist die logische Verknüpfung von Zahlen und Zuständen, aber auch von Begriffen. Solche logischen Begriffsverknüpfungen können bei Suchanfragen in Suchmaschinen eingegeben werden. Die Ergebnisliste zeigt dann nur die Webseiten in denen alle verknüpften Begriffe gleichzeitig enthalten sind. L-TTL, low power TTL Um die Leistungsaufnahme von TTL-Logiken zu reduzieren, wurde die TTL-Unterfamilie Low- Power-TTL (L-TTL) entwickelt. Sie hat gegenüber der TTL-Logik den Vorteil, dass sie nur 1 mw 18

19 und damit weniger als ein Zehntel der Leistung einer TTL-Logik benötigt. Nachteilig ist für viele Anwendungen die relativ hohe Schaltzeit von über 30 ns. Logik logic Im technischen Sinne bedeutet Logik die Verknüpfung von digitalen Signalen im Sinne der drei logischen Grundformen Konjunktion, Disjunktion, Negation und Antivalenz nach den Gesetzen der Booleschen Algebra. Die logischen Verknüpfungen wie das AND-Gatter, OR-Gatter oder NOT-Gatter sind technisch realisiert durch sogenannte digitallogische integrierte Schaltungen (ICs) in unterschiedlicher Technik und mit verschiedenen Integrationsdichten. Bei den Schaltungstechniken gibt es Logiken, die auf Dioden, Transistoren und Widerständen oder auf Kombinationen dieser Bauelemente basieren und die sich in der Art der Kopplung innerhalb der Logik unterscheiden. Bekannte Logiktechniken sind die TTL-Logik, DTL- Logik, RTL-Logik, DRL-Logik, ECL-Logik und DCTL-Logik. Logiken unterscheiden sich hinsichtlich der Höhe und Polarität der Logik- und der Versorgungsspannung. Man unterscheidet daher zwischen positiver und negativer Logik. Die Aussage, ob positive oder negative Logik bezieht sich immer auf Logische Funktionsgleichungen den Hi- oder 1-Pegel. Bei einer positiven 19

20 Spannungsbezeichnungen an Logiken Logik ist der logische Pegel für die digitale 1 positiver als der der digitalen 0. Umgekehrt ist es bei einer negativen Logik. Der Logikpegel ist abhängig von der Logik und der Technologie. ECL-Logiken arbeiten beispielsweise mit negativer Betriebsspannung und TTL-Logiken mit positiver. Bei CMOS mit 5 V Versorgungsspannung liegt der Lo-Pegel <1,5 V und der Hi-Pegel bei >3,5 V, bei CMOS-Logiken mit 2,5 V Versorgungsspannung betragen die entsprechenden Werte <0,7 V und >1,7 V. Andere Logiken wie ECL-basierte und NMOS haben negative Schaltpegel. Das bedeutet, dass verschiedene Logikbausteine nicht kompatibel sind und nur über Anpassungsschaltungen miteinander verbunden werden können. Neben den zweipegeligen Logiken gibt es noch Logiken mit drei Zuständen, die Tri-State-Logiken. 20

21 Weitere wichtige Kriterien von Logiken sind die Schaltgeschwindigkeit, die Verlustleistung pro Logikschaltung, die Anzahl der Eingänge sowie das Fan-in und Fan-out von Ein- und Ausgängen. Die schnellsten Logiken sind Emitter-gekoppelt, die Schaltzeiten von unter einer Nanosekunde haben, PMOS hingegen liegt bei 40 ns und mehr. Die schnellen Logiken haben dagegen eine wesentlich höhere Leistungsaufnahme. ECL-Logiken liegen mit 50 mw/gatter am oberen Ende, CMOS hingegen mit wenigen Nanowatt am unteren Ende. Logikpegel logic level Logikpegel sind die Schaltspannungen für die logischen Zustände. Bei Digitalschaltungen und Schnittstellen repräsentieren sie die Spannungspegel für die Hi- und Lo-Zustände an den Einund Ausgängen und sind abhängig von der Betriebsspannung, Technologie und dem Schaltungskonzept. Je nach Betriebsspannung und Entwicklungsstand einer Technologie können sie auch unterschiedlich sein, wie das Beispiel CMOS- Technologie zeigt. So liegen die Logikpegel Schaltpegel mit Hi- und Lo-Pegeln bei CMOS-Schaltungen, 21

22 die mit einer Betriebsspannung von 5 V betrieben werden, bei <1,5 V für den Lo-Pegel und >3,5 V für den Hi-Pegel. Dagegen reduzieren sich die Logikpegel bei einer Betriebsspannung von 1,8 V auf <0,7 V und >1,17 V. Bei anderen Chip-Technologien sind die Logikpegel wiederum anders oder sogar in der Polarität umgekehrt. Bei positiven Logiken ist der Hi-Pegel der höhere Spannungswert, bei negativen Logiken die niedrigere. Logikpegel haben eine Hyterese, die vom Schaltungskonzept abhängt. Das bedeutet, dass die eigentliche Schaltspannung innerhalb eines gewissen Spannungsbereichs variieren kann. Neben den beiden Schaltpegeln, die durch ihre minimalen und maximalen Spannungswerte bestimmt werden, gibt es einen undefinierten Spannungsbereich. Logikpegel sind abhängig von der Betriebsspannung. Da zur Reduzierung der Verlustwärme die Betriebsspannungen von Logiken durch Low Voltage Technology (LVT) und Advanced Low Voltage Technology (ALVT) reduziert werden, hat dies auch einen unmittelbaren Einfluss auf die Logikpegel. LS-TTL, low power Schottky transistor transistor logic TTL-Unterfamilien Die mit Schottky-Dioden aufgebaute Low-Power- Schottky-TTL (LS-TTL) ist eine Weiterentwicklung der TTL-Logik, die sich durch eine Leistungsaufnahme von nur 2 mw auszeichnet, gegenüber den 10 mw der TTL- 22

23 Logik. Die Schaltzeit liegt bei 10 ns und die Schaltfrequenzen bei 50 MHz. Wie andere Logiken auch benötigen LS-TTL-Logiken eine Versorgungsspannung von 5 V, der maximal zulässige Low-Pegel liegt bei 0,4 V, der minimal notwendige HI-Pegel bei 2,4 V. Diese Betriebsspannungen entsprechen denen der anderen TTL-Logiken. In der Typenbezeichnung 74LS00 führt die Low-Power-Schottky-TTL die Buchstaben LS. Die Weiterentwicklung der LS-TTL-Technologie ist die ALS-Technologie (Advanced Low Power Schottky), die bei einer höhere Schaltgeschwindigkeit eine weiter verringerte Leistungsaufnahme hat. LVPECL, low-voltage positive emitter-coupled logic Bei der Low-Voltage Positive Emitter-Coupled Logic (LVPECL) handelt es sich um eine auf Leistung optimierte Version der PECL-Technologie, die anstelle der 5 V Versorgungsspannung, die PECL benötigt, nur mit 3,3 V arbeitet. LVPECL arbeitet differenziell und wird vorwiegend in High-Speed-Schaltkreisen in der Telekommunikation, der Netzwerktechnik und der Taktsignalverteilung eingesetzt. LVT, low voltage technology Die Versorgungsspannungen von Logikschaltungen geht quadratisch auf die Leistung ein, die diese Schaltungen verbrauchen. Die ersten RTL-Logiken benötigten Versorgungsspannungen von 3,6 V, die TTL- und CMOS-Logiken benötigten sogar 5 V. Da die Integrationsdichte von Logiken, Prozessoren und RAMs immer höher wurde, stieg auch die Leistungsaufnahme der Chips und RAMs überproportional. Damit stieg nicht zuletzt der Aufwand für die Wärmeableitung der steigenden Verlustwärme. Aus diesen Gründen wurden bereits in den 90er Jahren Technologien entwickelt, die mit niedrigeren Versorgungsspannungen betrieben werden konnten. Diese Low Voltage Technology (LVT) arbeiteten mit 3,3 V, 3,0 V und mit 2,7 V. 23

24 Aus dieser LVT-Technologie entwickelte sich Ende der 90er Jahre die Advanced Low Voltage Technology (ALVT). MOS, metal oxide semiconductor MOS-Technologie Die MOS-Technologie (Metal Oxide Semiconductor) ist eine monolithische Halbleiter- Technologie für diskrete Bauelemente und integrierte Schaltungen (IC), die in den verschiedenen Varianten als NMOS (N Channel MOS), PMOS (P Channel MOS), CMOS (Complementary Symmetry Metal Oxide Semiconductor) und MOSFET zum Einsatz kommt. Die Kombination von NMOS mit einem negativen und PMOS einem positiven Ladungsüberschuss ergibt die komplementäre Technik CMOS. Basis aller MOS-Technologien ist ein Halbleitermaterial auf das verschiedene Isolierschichten aus Metalloxyden und Siliziumoxyd aufgedampft werden. Da MOS-Schaltungen durch die Metalloxyd-Schichten sehr hochohmig sind, sind für die Steuerung nur geringste Ströme erforderlich und erzeugen auch kaum Verlustwärme. Sie sind allerdings äußerst empfindlich gegenüber statischen Aufladungen, die zur Zerstörung des Bauteils führen können. Beim Arbeiten mit MOS-Schaltungen sind daher bestimmte Sicherheitsmaßnahmen zu beachten. Die MOS-Technologie zeichnet sich durch eine hohe Integrationsdichte aus und geringen Leistungsverbrauch aus und wird bei integrierten Schaltungen und Mikroprozessoren angewandt, meistens als CMOS-Technologie. NAND-Gatter NAND gate Das NAND-Gatter, auch als NAND-Logik bezeichnet, ist ein Boolesches Produkt aus einer Nicht-UND-Verknüpfung zwischen den beiden Eingängen E1 und E2. Schaltungstechnisch kann ein NAND-Gatter durch eine Reihenschaltung aus einem AND-Gatter und einem NOT- Gatter gebildet werden. Schaltbildtechnisch wird die Inverterfunktion durch einen kleinen Kreis am Ausgang dargestellt. 24

25 Der Ausgang A ist dann 0, wenn alle Eingänge 1 sind. Der Ausgang ist 1, wenn mindestens ein Eingang 0 ist, das gilt gleichermaßen für zwei oder mehr Eingänge. Die Wertetabelle entspricht einer negierten Wahrheitstabelle eines AND-Gatters. Schaltkreisfamilien für NAND-Gatter sind die 7400 in TTL-Logik und 4011 in CMOS. Negation Die Negation ist neben der Konjunktion und der Disjunktion das dritte Grundprinzip der booleschen Algebra. Über die Negation können Koppelemente gebildet werden. Realisiert wird die Negation durch ein NOT-Gatter. Jeder duale Ausgangswert entspricht dabei dem negierten Eingangswert. Ist der Pegel am Eingang 1, dann ist die Negation am Ausgang 0, und umgekehrt. Der Ausgang einer Negations-Logik hat immer den entgegengesetzten Zustand des Eingangs. NMOS, N channel MOS NMOS-Technologie Die NMOS-Technologie (N Channel MOS) ist eine Variante der MOS-Technologie, die mit selbstsperrenden N-Kanal-MOSFETs arbeitet. Diese Technologie hat die kürzesten Schalt- und Signallaufzeiten aller MOS-Technologie. Die Vorteile dieser MOSFETs zeigen sich einerseits in den kurzen Schaltzeiten, die bei 5 ns liegen, andererseits in der geringen Leistungsaufnahme von nur 2 mw pro Logik. Die maximalen Taktraten liegen bei 80 MHz. Die NMOS-Technologie hat darüber hinaus den Vorteil, dass sie mit +5 V Betriebsspannung arbeitet und ihre Logikpegel kompatibel zur TTL-Logik sind wodurch sie mit TTL-Logiken kombiniert werden kann. NOR-Gatter NOR gate Das NOR-Gatter, auch als NOR-Logik bezeichnet, ist ein Boolesches Produkt mit der die digitalen Zustände der beiden Eingänge E1 und E2 in einer Nicht-Oder-Funktion miteinander verknüpft werden. 25

26 Vom schaltungstechnischen ist ein NOR-Gatter eine Reihenschaltung eines OR-Gatters mit einem NOT-Gatter. Bei der NOR-Logik ist am Ausgang A nur dann eine 1, wenn beide Eingänge gleichzeitig eine 0 repräsentierten. Der Ausgang ist 0, wenn mindestens ein Eingang 1 ist. Die Wertetabelle des NOR-Gatters entspricht der invertierten Wertetabelle des OR- NOR-Gatter, Wertetabelle und Schaltsymbol Gatters. Schaltkreisfamilien für NOR-Gatter sind die 7402 in TTL-Logik und 4001 in CMOS. Das NOR- Gatter, auch als NOR-Logik bezeichnet, ist ein Boolesches Produkt mit der die digitalen Zustände der beiden Eingänge E1 und E2 in einer Nicht-Oder-Funktion miteinander verknüpft werden. Vom schaltungstechnischen ist ein NOR-Gatter eine Reihenschaltung eines OR-Gatters mit einem NOT-Gatter. Bei der NOR-Logik ist am Ausgang A nur dann eine 1, wenn beide Eingänge gleichzeitig eine 0 repräsentierten. Der Ausgang ist 0, wenn mindestens ein Eingang 1 ist. Die Wertetabelle des NOR-Gatters entspricht der invertierten Wertetabelle des OR-Gatters. Schaltkreisfamilien für NOR-Gatter sind die 7402 in TTL-Logik und 4001 in CMOS. NOT-Gatter NOT gate Das NOT-Gatter, mit dem die logische Negation durchgeführt wird, ist ein Inverter, der den logischen Zustand des Eingangs e invertiert, so dass der Ausgang den entsprechend 26

27 umgekehrten logischen Pegel hat. Die Masse ist mit dem Ausgang verbunden. Ist der Eingang der Logik beispielsweise 1, so ist der Ausgang 0, ist der Eingang 0, ist der Ausgang 1. Der Ausgang der NOT-Logik hat immer den entgegengesetzten digitalen Zustand des Eingangs. Die Anstiegs- und Abfallzeiten einer solchen NOT-Gatter, Wertetabelle und Schaltsymbol Inverterschaltung sind asymmetrisch. Andererseits kann auch der Eingang der Logik mit einer Inverterfunktion ausgestattet sein. Dies wird in der Schaltung durch einen kleinen Kreis am entsprechenden Eingang kenntlich gemacht. Das NOT-Gatter wird in Reihenschaltung mit einem AND-Gatter zu einem NAND-Gatter, und in Reihenschaltung mit einem OR-Gatter zu einem NOR-Gatter. OR-Gatter OR gate Das OR-Gatter, auch als OR-Logik bezeichnet, ist ein Boolesches Produkt der Disjunktion aus einer Oder-Verknüpfung zwischen den beiden Eingängen E1 und E2 : E1+E2. Die logische Oder-Funktion benutzt in der Gleichungsform das Plus-Zeichen (+) für die Verknüpfung der Variablen. Am Ausgang A ist immer dann eine 1, wenn einer von beiden Eingängen oder beide Eingängen gleichzeitig eine 1 repräsentierten. Hat das OR-Gatter drei oder mehr Eingänge, dann wir der Ausgang zu logisch 1, sobald ein oder mehrere Eingänge logisch 1 sind. Aus der Reihenschaltung eines OR-Gatters mit einem NOT-Gatter wird das NOR-Gatter gebildet. 27

28 Schaltkreisfamilien für OR-Gatter sind die 7432 in TTL-Logik und 4071 in CMOS. Das OR-Gatter, auch als OR-Logik bezeichnet, ist ein Boolesches Produkt der Disjunktion aus einer Oder-Verknüpfung zwischen den beiden Eingängen E1 und E2 : E1+E2. Die logische Oder-Funktion benutzt in der Gleichungsform das Plus-Zeichen (+) für die Verknüpfung der Variablen. Am Ausgang A ist immer dann eine 1, OR-Gatter, Wertetabelle und Schaltsymbol wenn einer von beiden Eingängen oder beide Eingängen gleichzeitig eine 1 repräsentierten. Hat das OR-Gatter drei oder mehr Eingänge, dann wir der Ausgang zu logisch 1, sobald ein oder mehrere Eingänge logisch 1 sind. Aus der Reihenschaltung eines OR-Gatters mit einem NOT-Gatter wird das NOR-Gatter gebildet. Schaltkreisfamilien für OR-Gatter sind die 7432 in TTL-Logik und 4071 in CMOS. PAL, programmable array logic Eine Programmable Array Logic (PAL) ist ein vorgefertigter Chip mit Makrozellenstrukturen, die über Schaltmatrixen verbunden sind. Es handelt sich um Logiken, die der Kunde nach seinen spezifischen Anforderungen programmieren und konfigurieren kann. Bei der Programmierung bzw. Konfiguration werden nicht benötigte Verbindungen der Gatter durch Überspannung getrennt. PALs, die in den 70er Jahren entwickelt wurden, gehören zu den diversen programmierbaren Logikbausteinen wie den verschiedenen Programmable Logic Devices (PLD) und den vor Ort 28

29 programmierbaren Bausteinen wie den Field Programmable Gate Arrays (FPGA). Sie unterscheiden sich von anderen programmierbaren Logikbausteinen durch einen einfachen Aufbau und gegenüber dem FPLA durch das Weglassen der OR-Gatter. Für die Programmierung der PAL-Logiken gibt es die Programmiersprache PALASM. PLA, programmable logic array Ein Programmable Logic Array (PLA) ist eine programmierbare logische Anordnung aus Gattern. Bei einem PLA sind programmierbare AND-Gatter mit programmierbaren OR-Gattern verbunden und für spezifische logische Funktionen programmiert werden. Neben den Programmable Logic Arrays gibt es weitere programmierbare Logiken wie die Programmable Array Logic (PAL) oder das Field Programmable Gate Array (FPGA). PLC, programmable logic controller Der programmierbare Logik-Controller (PLC) ist eine Rechnereinheit, die zur Automatisierung, Überwachung und Steuerung von industriellen Fertigungseinrichtungen eingesetzt werden. Für gewöhnlich bietet ein PLC-Controller Echtzeitbetrieb und sorgt für eine zyklische Verarbeitung der Automatisierungsdaten. PLCs haben spezielle Programmiersprachen, die denen in IEC definierten entsprechen oder ähnlich sind. PLC-Controller können als eigenständige Einheiten arbeiten oder innerhalb eines Prozess- Steuerungssystems (PCS). PMOS, P channel MOS PMOS-Technologie Die PMOS-Technologie ist eine Variante der MOS-Technologie, die mit selbstsperrenden P- Kanal-MOSFETs arbeitet. Die PMOS-Technologie setzt wie Complementary Metal Oxide Semiconductor (CMOS) auf den MOS-Feldeffekttransistor (MOSFET) und dessen Vorteile, sie benötigt allerdings hohe negative Versorgungsspannungen. In der PMOS-Technologie wird mit positiv-dotierten MOSFETs gearbeitet, die Logik- und Widerstandsfunktionen ausführen. 29

30 RDL, resistor diode logic RDL-Logik Die RDL-Technologien mit Widerständen und Dioden ist wegen der relativ hohen Schaltzeiten und der großen Leistungsaufnahme technologisch nicht weiterentwickelt worden. Bei dieser Technologie bestehen die Logiken aus einer Kombination von Dioden, die spannungsmäßig über einen Widerstand in den entsprechenden Kennlinienbereich geschoben werden. Die Eingänge werden direkt über die Dioden geschaltet. Bei 2 Dioden ergeben sich als OR-Gatter 4 Eingangsmöglichkeiten, bei 3 acht und bei n 2xn. RS-Flipflop reset/set flipflop Die Bezeichnung RS-Flipflop hängt unmittelbar mit der Bezeichnung der Eingänge zusammen: R steht für Reset, S für Set. Ein solcher RS-Flipflop hat zwei Ausgänge Z und Z* (Z invers). In Abhängigkeit von dem letzten Zustand des Flipflops hat eine Zustandsänderung an einem Eingang eine Änderung an den Ausgängen zur Folge. Der RS-Flipflop kennt einen undefinierten Zustand wenn beide Eingänge auf 1 gesetzt werden. Bedingt durch die relativ hohen großen Betriebsspannungen, die zwischen -9 V und -20 V liegen, haben PMOS-Logiken eine hohe Störsicherheit und mit 40 ns gegenüber der NMOS- Technologie eine annähernd 10mal so große Schaltzeit. Auch sind die Taktraten sind mit 10 MHz relativ gering. Die PMOS-Technologie ist inkompatibel mit anderen Technologien. Im Gegensatz zu anderen Technologien benötigen PMOS-Bausteine für ihre Gatter weniger Transistoren. RTL, resistor transistor logic Widerstands-Transistor- Logik Die Schaltkreise von Logiken unterscheiden sich in den Verknüpfungsgliedern und in den Versorgungsspannungen, den Logikpegeln und den Schaltzeiten. Die Widerstands-Transistor-Logik (RTL) ist eine der ältesten Logikfamilien, sie wurde bereits in den sechziger Jahren entwickelt. RTL benutzt als Verknüpfungsglieder Widerstände und 30

31 NOR-Gatter einer RTL-Logik Transistoren oder Dioden, dann als DTL- Logik. RTL-Logiken bestehen aus bipolaren Transistoren und Widerständen. Die Emitter aller Transistoren liegen auf Bezugspotenzial, die Kollektoren sind miteinander verbunden und haben einen gemeinsamen Arbeitswiderstand. Die Versorgungsspannung lag bei 3,6 V. S-TTL, Schottky TTL Schottky-TTL Die Schottky-TTL-Logik (S-TTL) zeichnet sich durch eine nur einige Nanosekunden kurze Schaltzeit aus. Mit Schaltfrequenzen von 130 MHz und der geringen Verlustleistung von nur 20 mw pro TTL-Logik ist sie der H-TTL überlegen. Wie andere Logiken auch benötigen S-TTL-Logiken eine Versorgungsspannung von 5 V, der maximal zulässige Low-Pegel leigt bei 0,4 V, der minimal notwendige HI-Pegel bei 2,4 V. Diese Betriebsspannungen entsprechen denen der anderen TTL-Logiken. Schottky-TTLs gibt für hohe Schaltfrequenzen als Advanced-Schottky-TTL (AS-TTL) oder auch mit geringer Verlustleistung als Low-Power-Schottky-TTL (LS-TTL) und in der Version Advanced-Low-Power-Schottky-TTL (ALS-TTL), deren Verlustleistung bei ca. 1 mw pro TTL- Logik liegt. Schieberegister shift register Ein Schieberegister ist eine taktgesteuerte Logikschaltung zur Speicherung von Binärdaten. Es besteht aus eine Reihenschaltung von mehreren Flipflops, die jeder für sich ein einzelnes Speicherelement bilden und nur ein Bit speichern können. Ein solches Schieberegister kann 31

32 Informationen aufnehmen, speichern und wieder ausgeben. Die Ein- und Ausgabe kann parallel und seriell sein, weswegen sie auch als Parallel-Seriell-Wandler eingesetzt werden. Schieberegister können D-Flipflops, RS- Flipflops oder JK-Flipflops sein und verschieben die gespeicherten Daten bei jedem Taktimpuls von einem Flipflop zum nächsten. Sie können in diskreter Form oder als integrierte Schaltung (IC) aufgebaut sein. SPLD, simple programmable logic device Bei den programmierbaren Logikbausteinen, den Programmable Logic Devices (PLD), unterscheidet man zwischen solchen die vor Ort beim Schieberegister und flankengesteuerte Ladungsverschiebung Kunden programmiert werden können, den Field Programmable Logic Devices (FPLD), Simple Programmable Logic Devices (SPLD) und den Compex Programmable Logic Devices (CPLD). Simple Programmable Logic Devices sind von ihren Logiken her einfach aufgebaut. Sie bestehen aus einem AND-Gatter das ein OR-Gatter speist. Die Unterschiede bestehen darin, ob die eine oder die andere Logik oder beide Logiken programmierbar sind. SPLDs werden können über verschiedenste Techniken programmiert werden. Über die Schmelztechnik, bei der 32

33 eine Mikro-Sicherung durch Stromfluss geschmolzen und dabei eine Verknüpfung aufgelöst wird, über die Herstellung einer Verknüpfung oder über die Speicher-basierten Techniken, wie sie bei Programmable Logic Devices (PLD) eingesetzt werden. State-Machine Eine State-Machine ist ein Zustandsautomat, der aus einer Schaltlogik und einem Zustandsspeicher besteht. State-Machines werden für die Abarbeitung von einfachen Kommandos benutzt, beispielsweise in Transpondern von RFID-Tags, wo sie in der Adress- und Sicherheitslogik eingesetzt werden oder in TCP-Verbindungen, in denen sie die exakten Zustände für die Übergänge festlegen. Das Schaltnetz einer State-Machine erhält über seine Eingänge eine variable Eingangsgröße und zusätzlich den Schaltzustand des Zustandsspeichers. Der Schaltzustand wird durch die vorherigen Zustandsvariablen repräsentiert. Das Ausgangssignal der State-Machine ist eine Ausgangsvariable, die von der Eingangsvariablen und der Zustandsvariablen abhängt. Die Ausgangsvariable kann zwei Zustände annehmen, die allerdings von der letzten Zustandsvariablen und der Eingangsvariablen abhängen. Dadurch kann die Reihenfolge der Zustandsfolge mit der Eingangsvariablen mit dem Taktsignal des Zustandsspeichers Aufbau einer State-Machine beeinflusst werden. 33

34 T-Flipflop toggle flipflop T-Flipflops sind getaktete Flipflops mit nur einem Takteingang. Die Ausgangszustände eines T-Flipflops können nicht festgelegt werden, lediglich die Änderung der Ausgangszustände. Die erfolgt bei jedem Flankenwechsel der Taktimpulses. Da sich der Ausgangszustand des T- Flipflops zweimal pro Taktfrequenz ändert, wird der Flipflop auch als Frequenzteiler eingesetzt. Ein T-Flipflop kann auch aus dem einem JK-Flipflop gebildet werden wenn man beide Eingänge auf HI-Pegel legt. Tri-State-Logik Bei den Logiken geht es im Allgemeinen um digitale Schaltungen, die zwei Pegelzustände kennen: High und Low oder 1 und 0. Es gibt darüber hinaus aber Logiken, die drei Zustände unterscheiden, die sogenannten Tri-State-Logiken (3-State). Wie die Zwei-Zustandslogiken gibt es bei den Drei-Zustandslogiken die Zustände High und Low und zusätzlich noch den Zustand hochohmig, der mit Z gekennzeichnet wird. Beim High-Zustand wird der Ausgangspegel hin zur positiven Versorgungsspannung gezogen, der Low-Pegel hingegen auf Masse. Der dritte Zustand repräsentiert eine Wahrheitstabelle und IEC-Schaltzeichen der Tri-State-Logik offene, und damit eine hochohmige Ausgangsschaltung. Dieser Zustand entspricht der eines offenen, nicht angeschlossenen Schaltkreises. Tri-State-Logiken haben einen normalen Eingang A, einen Enable-Eingang C, der der Aktivierung dient, und einen Ausgang Q. Ist der Eingang A Low (0) und der Enable- Eingang C ebenfalls Low (0), dann ist der 34

35 Ausgang Q auch Low. Ist der Eingang A High (1) und der Enable-Eingang C Low (0), dann ist der Ausgang Q High (1). Erst wenn der zweite Eingang C aktiviert wird, wird der Ausgang hochohmig (Z), unabhängig vom Zustand des Eingangs A. TTL, transistor transistor logic Transistor-Transistor- Logik Die TTL-Logik ist eine Grundschaltung für logische Schaltkreise, ausgeführt als integrierte Schaltung (IC). Transistor Transistor Logic (TTL) besagt, dass es sich um eine logische Verknüpfung basierend auf Transistoren und Multi-Emitter-Transistoren, Dioden und Widerständen handelt. Die Dioden dienen der Spannungsableitung, die Widerstände werden als Arbeitswiderstände und zur Spannungsteilung benutzt. Eine solche TTL-Logik kann ein Transistor mit mehreren Emittern sein, der als AND-Gatter arbeitet. Ein nach geschaltetes NOT-Gatter invertiert das AND-Gatter in ein NAND-Gatter. Die Logikpegel von TTL-Schaltungen liegen zwischen 0 V und +5 V. Die logische 0 muss am a) Multi-Emitter-Transistor als OR-Gatter, b) TTL-Logik als NOT-Gatter Eingang eine Spannung bis zu 0,8 V haben, am Ausgang eine von bis zu 0,4 V, die logische 1 wird am Eingang mit Spannungen von über 2,0 V dargestellt und am Ausgang mit Spannungen über 2,4 V. Dazwischen liegende Pegel sind unbestimmt und können in einer 0 oder einer 1 resultieren. Das spannungsmäßig größere Eingangspotential berücksichtigt eventuelle Toleranzabweichungen in 35

36 der Ausgangsspannung, sodass an den Eingang angeschlossene Ausgänge auch bei geringfügigem Überschreiten der Pegel noch einwandfrei erkannt werden. Die Verlustleistung für TTL-Logiken liegt bei über 10 mw pro Gatter, mit der LVTTL-Technik (Low Voltage TTL) hat man die Versorgungsspannung auf 3,0 V bis 3,6 V und damit die Verlustleistung reduziert. Neben den bekannten TTL-Logiken gibt es noch diverse TTL-Unterfamilien, die sich durch eine geringere Schaltpegel von TTL-Logiken Leistungsaufnahme auszeichnen wie die Low-Power-TTL (L-TTL) oder durch kurze Schaltzeiten wie die High-Speed-TTL (H-TTL) und die Fast TTL (F-TTL). Des Weiteren die Schottky-TTL (S-TTL), die Low-Power-Schottky-TTL (LS- TTL), die Advanced Schottky (AS) und die Advanced-Low-Power-Schottky-TTL (ALS-TTL). Volladdierer FA, full adder Der Volladdierer (FA) ist die digitale Grundschaltung der Dualarithmetik für die Addition zweier binärer Werte unter Berücksichtigung des Übertrags. Sie bilden die Basisschaltung für digitale Addierwerke, wie sie in CPUs realisiert sind. Der Volladdierer ist eine Kombination aus zwei Halbaddierern und einem OR-Gatter. Volladdierer haben neben den beiden Eingängen (a und b) für die Digitalwerte einen weiteren Eingang für den Übertrag (u) und zwei Ausgänge (s und ü). 36

37 Von der mathematischen Funktion her setzt der Volladdierer den Ausgang s auf 1, sobald einer der drei Eingänge eine 1 hat. Haben zwei Eingänge eine 1, dann wird der Ausgang ü auf 1 gesetzt. Haben alle drei Eingänge eine 1, werden beide Ausgänge s und ü auf 1 gesetzt. Der Volladdierer kann somit drei Binärzahlen addieren. XNOR, exclusiv NOR XNOR-Gatter Der logische Operator XNOR (Exclusiv NOR) bildet die Komplementärfunktion zu XOR. Der Wahrheitswert von XNOR hat dann am Ausgang Wertetabelle und Schaltsymbol des Volladdierers eine 1, wenn die Eingangswerte gleich sind, egal ob 0 oder 1. Der Ausgang ist dann 0, wenn alle Eingänge unterschiedlich sind. Die Wahrheitstabelle von XNOR entspricht der negierten Wahrheitstabelle von XOR. Die Wertetabelle entspricht der negierten Wertetabelle des XOR-Gatters. Schaltkreisfamilien für XNOR-Gatter sind die in TTL-Logik und 4077 in CMOS. XOR, exclusiv OR XOR-Gatter Das XOR-Gatter (Exclusiv OR) ist eine Logik, in der eine Exklusiv-Oder-Funktion zwischen den beiden Eingängen realisiert wird. Es ist eine schaltungstechnische Kombination aus AND- Gattern, OR- und NOT-Gattern. Der Wahrheitswert der XOR-Logik ist am Ausgang nur dann 1, wenn einer von beiden Eingängen 1 repräsentiert. Sind beide Eingänge gleichzeitig 1, ist der Ausgang 0, ebenso wenn beide Eingänge 0 sind. Ist ein Eingang 1, dann ist der 37