Digitales Hardwaredesign mit

Transkript

1 TAE Technische Akademie Esslingen Ihr Partner für Weiterbildung seit 60 Jahren! In Zusammenarbeit mit dem VDE-Bezirksverein Württemberg e.v. (VDE) Unterstützt durch das Ministerium für Wirtschaft, Arbeit und Wohnungsbau Baden-Württemberg aus Mitteln des Europäischen Sozialfonds. Förderung zu 30 % bzw. 50 % durch das Ministerium für Wirtschaft, Arbeit und Wohnungsbau Baden-Württemberg. Zuschuss unter Vorbehalt der Mittelzusage und der Förderfähigkeit. Maschinenbau, Produktion und Fahrzeugtechnik Tribologie Reibung, Verschleiß und Schmierung Elektrotechnik, Elektronik und Energietechnik Informationstechnologie Medizintechnik und Gesundheitswesen Bauwesen, Energieeffizienz und Umwelt Betriebswirtschaft und Arbeitskompetenz Management und Führung Digitales Hardwaredesign mit VHDL und FPGAs Referent Prof. Dr.-Ing. Frank Kesel, Hochschule Pforzheim Seminar in Ostfildern-Nellingen, An der Akademie bis 23. Februar 2017 Veranstaltung Nr

2 Digitales Hardwaredesign mit VHDL und FPGAs Für digitales Hardwaredesign mit FPGAs ist VHDL mittlerweile eine unverzichtbare Programmiersprache. Ihr Einsatz ermöglicht eine erhebliche Verkürzung der Entwicklungszeiten sowie eine Portierung des einmal entwickelten Programmcodes auf beliebige FPGAs/PLDs bis hin zur ASIC-Entwicklung. Ziel des Seminars Das Ziel des Seminars ist eine praxisorientierte VHDL-Grundlagenschulung. Sie lernen die wesentlichen VHDL-Konstruktionen kennen, die für die Entwicklung von digitaler, synchroner Hardware benötigt werden. Ferner wird gezeigt, wie Korrektheit und Funktionalität des VHDL-Codes durch Simulationen überprüft werden können. Anhand von vielen praktischen Beispielen lernen Sie auch mögliche Fallstricke kennen, so dass Sie durch das Seminar Ihre Einlernphase für VHDL erheblich verkürzen. Neben der Vermittlung der theoretischen Inhalte werden Laborübungen am PC durch - geführt. Sie werden anhand von kleineren Übungsbeispielen VHDL-Code erstellen und diesen dann mit dem Simulator der Xilinx ISE jeweils überprüfen und simulieren. Teilnehmerkreis Hardware- und Software-Designer mit Grundkenntnissen in Digitaltechnik, die mehr über den Einsatz von VHDL in der Entwicklung von digitaler Hardware wissen möchten.

3 Referent Prof. Dr.-Ing. Frank Kesel Hochschule Pforzheim. Verbindet die Theorie zum Entwurf komplexer Integrierter Schaltungen mit praktischer Erfahrung (ASIC Design bei Robert Bosch GmbH, Reutlingen und Philips Semiconductors AG, Zürich). Er ist stellvertretender Sprecher der Multi-Project- Chip-Gruppe der Hochschulen in Baden- Württemberg und einer der Autoren des Buches Entwurf von digitalen Schaltungen und Systemen mit HDLs undfpgas Einführung mit VHDL und SystemC, Oldenbourg Wissenschaftsverlag, Programm Dienstag, 21. bis Donnerstag, 23. Februar bis und bis Uhr 1. Einführung in den Hardwareentwurf mit VHDL > ASICs und PLDs > Modellierung von digitalen Schaltungen > Entwurfsablauf und Entwurfswerkzeuge 2. Grundlegende Konzepte von VHDL > Entity und Architecture > Verhaltensbeschreibungen und Prozesse > Strukturbeschreibungen > Testbenches > Vorgehensweise beim Entwurf 3. Objekte, Datentypen und Operatoren > Deklaration und Verwendung von Objekten > Mehrwertige Logik > Überladen von Operatoren und Funktionen > Arithmetik in VHDL > Operatoren für Hardware-Datentypen > Gültigkeitsbereich von Objekten

4 4. Sequentielle und nebenläufige Anweisungen > IF-Verzweigungen > CASE-Verzweigungen > Schleifen > weitere sequentielle Anweisungen > unbedingte und bedingte nebenläufige Anweisung > Schaltwerke > häufig begangene Fehler in VHDL 5. Simulation, Signal und Variable > Kompilation und Simulation von VHDL-Beschreibungen > Modellierung von Verzögerungszeiten > Variable und Signal 6. Unterprogramme und Packages > Funktionen, Prozeduren, Packages 7. Weitere Konstruktionen für Strukturbeschreibungen > Parametrisierung von Komponenten > iterative und bedingte Instanzierung > Bindung von Komponenten 8. Übungen: Erstellung und Simulation von VHDL-Modellen

5 Anmeldung Ich melde mich zur Veranstaltung Nr Digitales Hardwaredesign mit VHDL und FPGAs vom 21. bis 23. Februar 2017 in Ostfildern an. Firma Abteilung Name Vorname Straße/Postfach PLZ/Ort Land Telefon Telefax Ich bitte um Zimmerreservierung vom bis Einzelzimmer bis EUR 75,- EUR 100,- Doppelzimmer bis EUR 90,- EUR 120,- Nichtraucher Raucher EUR 130,- EUR 150,- Ort, Datum Unterschrift Technische Akademie Esslingen e.v., Telefax ,

6 Sie melden sich an Bitte nennen Sie Veranstaltung Nr Veranstaltungstitel Vor- und Nachname, Anschrift Telefon, Telefax, per Post Technische Akademie Esslingen e.v. An der Akademie 5, Ostfildern per Telefon Heike Baier Anmeldung per Telefax per per Internet Wir reservieren auch Ihr Hotelzimmer. Wir berechnen EUR 1.410,- mehrwertsteuerfrei Im Falle Ihrer Förderfähigkeit ( gilt nur für Baden-Württemberg) reduziert sich die Gebühr bis zum 49. Lebensjahr um 30 %. Sie erhalten 50 % Ermäßigung, wenn Sie förderfähig sind und vor oder während des Seminars das 50. Lebensjahr vollenden. Im Preis sind Arbeitsunterlagen, Mittagessen und Pausenverpflegung enthalten. TAE-Mitglieder erhalten 10 % Rabatt. Sie sprechen uns an organisatorisch Telefon fachlich Dipl.-Ing. Roland Bach Telefon roland.bach@tae.de Unsere Allgemeinen Geschäftsbedingungen Es gelten die unter einsehbaren Geschäftsbedingungen der Technischen Akademie Esslingen e.v. Seminarversicherung Bei kurzfristiger Stornierung Ihrer Teilnahme an der Veranstaltung fällt die volle Teilnahmegebühr an. Wir empfehlen daher den Abschluss einer Seminarversicherung bei unserem Partner, der EUROPÄISCHEN Reiseversicherung. Infos und Versicherungsabschluss ioannis.kujumtzidis@tae.de Sie erhalten Qualität So finden Sie uns Das Qualitätsmanagementsystem der Technischen Akademie Esslingen ist nach DIN EN ISO 9001 zertifiziert. Anfahrpläne finden Sie unter Kostenlose Parkplätze am Haus Behindertengerechter Zugang Unser Service für Sie: Mit attraktiven Sonderkonditionen der Deutschen Bahn AG zur TAE. Infos unter Rahmenprogramm