Technologies for Innovative Solutions.

Ähnliche Dokumente
Webinar. ECT Best Practice: Wie gehe ich ein Leiterplatten-Projekt mit eingebetteten Komponenten an?

Embedded Component Technology Zukunftsweisende Lösungen

Webinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten

Webinar HDI Microvia Technologie - Kostenaspekte

Leiterplatten Pool-Service

Embedded Component Packaging AT&S ECP Integration von Bauelementen in die Leiterplatte

Dipl.-Ing. Martin Sachs, DB Electronic Daniel Böck GmbH

Umsetzung von Systemen auf Leiterplattenbasis. Würth Elektronik Circuit Board Technology

EMS Anforderungen Für die optimale Planung und Fertigung von elektronischen Baugruppen

Webinar: Wärmemanagement 2013 Würth Elektronik Circuit Board Technology

Chip-on-Board - Das kleine Drahtbond 1x1

Multilayersysteme. Voraussetzung für die schnelle Verarbeitung hoher Datenraten. Arnold Wiemers

DESIGN GUIDE Version 1.4. Design Guide für Hochstromlösungen mit WIRELAID

Im Onlineshop wird FR4 Material mit einem TG135 verwendet.

Coole Konzepte Wärmemanagement und Kühlung in der Leiterplatte

Automatic PCB Routing

Statusseminar MNI/MAG 18./ Projekt MANOS

Insulated Metallic Substrate (IMS-Leiterplatten)

Webinar Drahtbonden 2015

Printed Polymer Eine Alternative zur SMD-Bestückung. Seite 1

Hightech in der Leiterplatte

Innovative PCB Solutions. Sparen Sie Zeit und Kosten Schweizer Qualität zu Ihrem Vorteil. THE PCB CHALLENGE Doing it together

Technologische Informationen bezüglich Leiterplatten von der Firma Basista Leiterplatten

IL3 Innenlage 35µm Kupfer. 1x1080 FR4 1x2116 FR4 Bot L4 Außenlage 35µm Kupfer

Ultradünne Chips zum Einsatz in µ-systemen

EMV gerechtes Leiterplattendesign ist keine Magie

LEITERPLATTEN- HERSTELLUNG

Flexible- und Starrflexible Leiterplatten


Technologietag. Spezielle Leiterplatten-Technologien

Jenaer Leiterplatten GmbH. Darstellung der Technologie zur Herstellung von LP mit erhöhten Anforderungen. Seite 1

Entwurfsprinzipien ein- und doppelseitiger. Projekt Schaltungsdesign und Leiterplattenfertigung. 3.Semester. Seite 1 von 30

Aluminium in der Leiterplatte

Design-Richtlinie für flexible Leiterplatten

Leiterplattenhandbuch

Webinar 2014: Vorteile für Starrflex & Co.: Impedanzkontrolle für gute Signalintegrität. Würth Elektronik Circuit Board Technology

Anschlußtechnologie, Verpackung

Über Schoeller-Electronics

UNTERNEHMEN. Forschungsschwerpunkt Technologien der Mikroperipherik 1

Mit unseren CAM Anlagen sind wir in der Lage sämtliche gängigen Datenformate zu verarbeiten.

Webinar: Thermische Simulation hilft bei der Auswahl des richtigen Wärmemanagementkonzeptes Würth Elektronik Circuit Board Technology

FEM-Simulationen zur Prozessbegleitung und Zuverlässigkeitsbewertung von eingebetteten elektronischen Bauelementen in Leiterplatten

CONday Hochfrequenz-Technologie

Smarte Technologien im Verbundprojekt KoSiF

Die Eigenschaften von Basismaterialien für elektronische Baugruppen

FR4 Semiflex - billiger als ein Kabelbaum?

Grundlagen der Leiterplatten- Baugruppen- Entwicklung und Fertigung

Leiterplatten für hohe Leistungen, Ströme und Temperaturen

Die Bedingungen der richtigen Vorbereitung von Leiterplattenprojekten zur Herstellung

How to PCB - Tipps, Tricks und (ein wenig) Theorie rund um Design von Leiterplatten

Bypässe für hohe Ströme Wirelaid - Partielle Hochstromlösungen, Technologie und Anwendung.

EDA. Von der Idee zur Platine... EDA - Electronic design automation

Webinar: Wärmemanagement, ein entscheidender Faktor bei der Entwicklung von LED-Anwendungen Würth Elektronik Circuit Board Technology

IMS Isulated Metallic Substrate

Technologie Starre Leiterplatten Rev Für den aktuellsten Stand besuchen Sie bitte

AML-Technik - Integrationstechnologie für aktive und passive Bauelemente

Weitergabe und Veröffentlichung nur mit Zustimmung der Schweizer Electronic AG Seite 1

EP A1 (19) (11) EP A1 (12) EUROPÄISCHE PATENTANMELDUNG. (43) Veröffentlichungstag: Patentblatt 2011/01

Richtlinien für das Design und das Bestellen von Nutzen für Leiterplatten im Pool

Schindler & Schill GmbH Bruderwöhrdstr. 15b Tel: Regensburg info@easylogix.de Deutschland Web:

Projekt Schaltungsdesign und Leiterplattenfertigung. 3.Semester

Schoeller-Electronics GmbH Tel: +49(0) Marburger Straße 65 Fax: +49(0) Wetter

Ihr Durchblick bei Flex / Starrflex / FR4Semiflex

Insulated Metal Substrate (IMS) im Porträt. Seite 1

DESIGNRULES (Stand: )

Weitergabe und Veröffentlichung nur mit Zustimmung der Schweizer Electronic AG Seite 1

INNOVATION IN NEUER DIMENSION.

Leiterplatten 6 Hochschulseminar

12. Platinenherstellung

Steg Dicke. Kupfer. a) Pad : ØIsolation ØPad + 0.6mm ØPad ØBohrung + 0.4mm b) Bohrung : ØIsolation ØBohrung + 0.6mm. Ø Pad

Produktionstechnologien + Herstellbarkeit von HDI Leiterplatten mit Mehrfach-Microvialagen

Ihr Durchblick bei Flex / Starrflex / FR4 Semiflex

Leiterplatten 1. Arnold Wiemers. LeiterplattenAkademie. Seminar

Anleitung zum Erstellen einer Library (Altium)

Was versteht man unter HighTech- Baugruppen? Wo werden sie eingesetzt? Telekommunikation. Computer. Aufbau- und Verbindungstechnik

Die ATLAS Pixel Story

PRONTO KonKaMis. Ausführung von Sensordesign und MID

Stand der Technik für HDI- Leiterplatten und -Baugruppen

Grundausstattung mit IPC-Richtlinien für das Design, die Fertigung von Leiterplatten und elektronischen Baugruppen

Regeln für die Nutzengestaltung

Erleichtern Sie sich die Arbeit und nutzen Sie die PCB Design Rules von Basista Leiterplatten. Laden Sie einfach die Daten herunter:

Starrflex Design Guide Teil 1

DESIGN GUIDE Version 1.1. HDI Design Guide

Inh. Dipl. Ing. Mario Blunk Buchfinkenweg Erfurt / Deutschland

Richtlinien für Fertigungsunterlagen und -ablauf

und daß die Möglichkeiten der aktuellen Leiterplattentechnologie von Arnold Wiemers

Kundeninformation. Bestückungsliste und Bestückungsplan als Datei. Gerberdaten der Leiterplatte inkl. Pastendaten für die Schablonen

Dünnschichtsubstrate für medizinische Implantate Netzhautimplantate, Retina Implant AG, Deutschland. Erfolge im Medizinalbereich

Kundenspezifische Lösungen Starre, flexible und starr-flexible Leiterplatten für höchste Qualitätsansprüche

10. Kapitel / Arnold Wiemers

Bohrungen. Publikationen

Designrichtlinien. Zur Leiterkarten- und Baugruppenfertigung sowie Layouterstellung. exceet electronics GesmbH. Wildbichler Straße 2e / A Ebbs

Aufbau von Starr-Flex Leiterplatten

HSMtec. Intelligente Leiterplatten für Hochstrom- Wärmemanagement und 3D-Anwendungen. Copyright, Häusermann GmbH, 2011

Highspeed Serial Links. Nico Presser, Nils Egewardt Entwickler Mittweida,

14. Kapitel / Arnold Wiemers

Integrationstechnologien für autonome Sensorsysteme: Druck-und Einbetttechnologien für das Internet der Dinge und Dienste Laura Liedtke Freiburg,

Flexible und starr-flexible Schaltungen

Bestücken von Leiterplatten

20 Jahre HDI Technologie Wie geht es weiter?

Transkript:

Technologies for Innovative Solutions www.we-online.com

Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente, Design Rules und EDA Anwendungsbeispiele und Trends Jürgen Wolf Würth Elektronik GmbH & Co. KG Produktmanager Embedding Technology Seite 2

Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente, Design Rules and EDA Anwendungsbeispiele und Trends Seite 3

Welche Vorteile bieten eingebettete Bauelemente? Miniaturisierung Performance/ Funktion Zuverlässigkeit Gehäuseersatz Einsparung von Bestückfläche auf den Außenlagen Integrierte Schirmung Kurze Signalwege Plagiatsschutz Schutz vor Umwelteinflüssen Vollflächige Fixierung Wärmemanagement Seite 4

Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente, Design Rules und EDA Anwendungsbeispiele und Trends Seite 5

Embedding Technology ET Solder: Eingebettete SMD Bauelemente ET Solder Prozessfluss Strukturierter Kern mit Lötstopp und Lötoberfläche Bestückung (SMD bleifrei Reflow) Lötstopplack Kombinierte Freigestellte Bestückung Außenlagen Vorderseite Innenlagen Bestückter Rückseite Lötoberfläche Lötstopprahmen Zweiter Prepreg undkernund Strukturierung dünner Kupferfolie Prepregs KernKern Lötoberfläche Haftvermittler Multilayer laminieren Weiterführende PCB Prozesse 13.01.2017Technology Embedding V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding Seite 6

ET Solder: Eingebettete SMD Bauelemente Einbetten von SMD Komponenten Seite 7

Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente, Design Rules und EDA Anwendungsbeispiele und Trends Seite 8

ET Microvia: Eingebettete aktive und passive Bauelemente ET Microvia Prozessfluss Bestückung (Kleben / Sintern / Löten) Seite 9

ET Microvia: Eingebettete aktive und passive Bauelemente ET Microvia Prozessfluss Bestückung (Kleben / Sintern / Löten) Multilayer laminieren Seite 10

ET Microvia: Eingebettete aktive und passive Bauelemente ET Microvia Prozessfluss Bestückung (Kleben / Sintern / Löten) Multilayer laminieren Microvias und Vias bohren Seite 11

ET Microvia: Eingebettete aktive und passive Bauelemente ET Microvia Prozessfluss Bestückung (Kleben / Sintern / Löten) Multilayer laminieren Microvias und Vias bohren Metallisieren und Strukturieren Seite 12

ET Microvia: Eingebettete aktive und passive Bauelemente Bestückung (NCA-Kleben) auf Kupferfolie Beispiel: Aufsicht bestückte Folie Kondensatoren mit Cu-Terminierung Widerstände mit Cu-Terminierung ASIC als Nacktchip mit NiPd-Metallisierung Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding 01.04.2014 Seite 13

ET Microvia: Eingebettete aktive und passive Bauelemente Unverkupfertes Microvia auf eingebetteten Kondensator mit Kupferterminierung Length: 21,96 µm Length: 58,97 µm 04.11.2014 Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding Page 14

ET Microvia vs. ET Solder ET Microvia ET Solder Seite 15

Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente, Design Rules und EDA Anwendungsbeispiele und Trends Seite 16

ET Flip-Chip: Eingebettete aktive Komponenten ET Flip-Chip Prozessfluss Kern mit Footprint für Flip Chip Bestücken (Flip-Chip ACA) Multilayer laminieren Weitere Leiterplattenprozesse Seite 17

Kundenspezifische Lösungen robuste RFID-Tags Kundenspezifische RFID - Tags Bestücken von RFID-Chips (anisotrop-leitfähiger Klebstoff ACA) auf Innenlagen Extrem robuster Aufbau durch den Einsatz von FR4-Materialien Individuelle Konfiguration durch Änderung der äußeren Abmessungen und der Antennenstrukturen auch über mehrere Lagen Seite 18

Bestückung bei einem Leiterplattenhersteller? Paradigmenwechsel Bestückung von Komponenten, die eingebettet werden, beim Leiterplattenhersteller ESD Bauelementelager / -bevorratung / -logistik / Schutzatmosphäre 01.04.2014 Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding Seite 19

ET Microvia: Aktive und passive Komponenten Bestückung (NCA-Kleben) auf Kupferfolie Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding 01.04.2014 Seite 20

Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente, Design Rules und EDA Anwendungsbeispiele und Trends Seite 21

Vorgehensweise bei PCB Projekten mit eingebetteten Komponenten Benötigte Unterlagen und Daten für eine erste Umsetzungsplanung Daten für die Innenlagen-Bestückung Stückliste (Bill-of-Materials BOM) der einzubettenden Komponenten Inkl. aller mechanischen Abmessungen (X,Y und Z-Achse) Inkl. aller Toleranzen der mechanischen Abmessungen Pick & Place Daten (falls vorhanden) Geplanter/gewünschter Bestückplan der Innenlage (inkl. Den Abmessungen für die Kontakte wie z.b. Gull-Wing- und J-Leads) Designator Value Qu nhib, RST ANT PROG R1, R2, R3, R4, R6, R8, R9, R10, R11, R13, R14 100k R12, R15, R16, R18, R19 N.C. R17, R20 100 R5, R7 10k T1, T2 N.C. U2 L1, L3 2.2uH L2 1uH AUX N.C. J1, J2, J3 FL1 U1 C1, C6, C7, C9, C10, C15, C16, C21, C22, C23, C27 100nF C12 1uF C13, C14 22uF C18, C19, C20 4.7uF C2, C3 6.2pF C24, C25 100uF C4, C5, C26 10pF C8, C11, C17 10uF XT2 XT1 13.01.2017 Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding Seite 22

Vorgehensweise bei PCB Projekten mit eingebetteten Komponenten Benötigte Unterlagen und Daten für eine erste Umsetzungsplanung Datensätze (bevorzugt Extended Gerber oder ODB++) und Dokumente mit Leiterplattenkontur (inkl. Liefernutzen-Kontur falls gewünscht) Layout-Daten (sofern schon vorhanden) Benötigte Lagenanzahl und die erforderlichen Kupferstärken Benötigte Lagenverbindungen Benötigte, vordefinierte Lagenabstände (z.b. für Impedanzen oder Isolationsstrecken) 13.01.2017 Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding Seite 23

Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente, Design Rules und EDA Anwendungsbeispiele und Trends Seite 24

Verfügbarkeit von Bauelementen ET Microvia und ET Flip-Chip ET Microvia Wiederstände 150 µm Passive Komponenten mit Kupferterminierung Kondensatoren 150 µm Freiliegende ICs IC pad Metallisierung Kupfer Nickel- Palladium ET Flip-Chip IC pad Konfiguration Wirebond Au stud bumps Wafer-level Au bumps Seite 25

Verfügbarkeit von Bauelementen ET Solder ET Solder Prinzipiell jedes massive Bauelement (BE) möglich Max. BE-Dicke hängt vom Lagenaufbau ab No-Goes Flüssigkeiten/ Elektrolyte im BE Luft im BE (z.b. Quarze mit Metallkappen) Seite 26

Design und Layout? EDA-Tools for Embedding Technology: Die aktuellen Versionen dieser Softwaretools: Allegro PCB Designer Miniaturization Option Weitere Tools möglich, aber mit Einschränkungen Seite 27

Design und Layout? EDA-Tools für Embedding Technology: Hauptunterschiede der Tools: ET-fähig: Nicht ET-fähig: Zentrale Bauteilbibliothek, bei der die Footprints auf alle Lagen geschoben werden können. Applikationsspezifische Bauteilbibliothek, d.h. selber Lagenaufbau mit Footprint auf der realen Lagen der Applikation 3D Design Rule Check inkl. Mechanische Abmessungen Nur 2D Design Rule Check, keine Z-Achsen-Prüfung Seite 28

Design und Layout? EDA-Tools für Embedding Technology: Hauptunterschiede der Tools: ET-fähig: Zentrale Bauteilbibliothek, bei der die Footprints auf alle Lagen geschoben werden können. Schematische Darstellung Altium 3D Beschreibung Widerstand 0402 Außenlage Widerstand 0402 Lage 2 Widerstand 0402 Lage 3 umgedreht Widerstand 0402 Lage 4 Widerstand 0402 Lage 5 umgedreht Seite 29

Design und Layout? Komplikationen von EDA-Tools bei Embedding Technology: ET Microvia Häufig ist eine Microvia Verbindung zwischen dem Bauelement und der Kupferlage nicht möglich Zusätzliche Lage für Microvia Verbindung wird benötigt. Layout L1 L2 L3 L4 L5 Real L1 L2 L4 L5 Seite 30

Design und Layout? Komplikationen von EDA-Tools bei Embedding Technology: ET Solder Innenliegende Lötstoppmaske Viele EDA Tools unterstützen keine Innenliegende Lötstoppmaske Zusätzliche mechanische Lage(n) werden für die Lötstoppmaske benötigt Seite 31

Design und Layout Konturen der Bauelemente? Zusätzliches Mechanik-Layer für Konturen der Bauelemente Benötigt für die Berechnung der Prepreg-Freistellung Daumenregel: Bauelemente sollten gruppiert werden, so dass jeder Punkt innerhalb der Prepreg-Freistellung in weniger als 5 mm von der Kante der Freistellung erreicht werden kann, aufgrund der Fließeigenschaften des Harzes 06.03.2017 Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding Page 32

Design Rules Embedding Technology Design Rules Design Guide mit Beschreibungen, Hinweisen und Regeln in gedruckter oder elektronischer Form unter www.we-online.com/embedding verfügbar. Alle Leiterplatten mit eingebetteten Komponenten basieren auf diesem Design Guide: Basic Design Guide, Microvia HDI Design Guide, Starrflex Design Guide und Wärmemanagement Design Guide abhängig von der verwendeten Technologie. Seite 33

Spezifische Design Rules für ET Solder 100 µm (an Engstellen bis zu 75 µm) 50 µm (an Engstellen bis zu 35 µm) 5 µm Lötstopplack bedeckt nicht vollständig die Innenlage. Es gibt nur einen Rand um die Lötpads Design Rules für die restlichen Leiterplatten sind abhängig von der verwendeten Technologie(HDI, Starrflex, etc.) Seite 34

Spezifische Design Rules für ET Microvia End- 50 µm Pad- 175 µm Abstand Pad / Pad 75 µm Abstand nächste Komponente 300 µm Die Leiterplattenstrukturierung ist der einschränkende Faktor: Dielektrikum 20 25 µm Höhe Bauteil 150 µm (<150 µm auf Anfrage) Dielektrikum 50 µm Pad- 150 µm Kleber Pitch 250 µm Pad-Metallisierung 6 µm Cu or 5 µm Ni + flash Pd Embedded component 5 mm x 5 mm Rückseitenkontrakt (Microvia oder ICA) auf Anfrage Pad Größen des Bauteils Pad Abstände des Bauteils Die Angegebenen Werte können sich je nach Aufbau und erforderlichen Kupferdicke unterscheiden. Prepreg Kernmaterial Seite 35

Spezifische Design Rules für ET Flip-Chip Die Leiterplattenstrukturierung ist der einschränkende Faktor: Abstand nächste Komponente 500 µm Pad Größen des Bauteils Pad Abstände des Bauteils Die Angegebenen Werte können sich je nach Aufbau und erforderlichen Kupferdicke unterscheiden. Pad 75 µm Pitch 150 µm Abstand Pad / Pad 75 µm Embedded flip-chip 5 mm x 5 mm Klebstoff ACA Dielektrikum 50 µm Höhe Bauteil 150 µm Prepreg Kernmaterial Seite 36

Technologies for Innovative Solutions Embedding Technology Motivation Technologien ET Solder ET Microvia ET Flip-Chip Vorgehensweise Bauelemente, Design Rules und EDA Anwendungsbeispiel und Trends Seite 37

Anwendungsbeispiel aktives medizinisches Implantat Entwicklung eines robusten, zuverlässigen und verfügbaren Prototypen Designs Aktives Implantat sehr wenig Platz mit feinen Strukturen Kritsiche EMV, da drahtlose Energie und Datenübertragung Erster Entwurf: 04.11.2014 Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding Page 38

Anwendungsbeispiel aktives Medizin Implantat Umsetzung der Designanforderung Eingebetteter Widerstand (ET Microvia) Eingebetteter ASIC (ET Flip-Chip) 04.11.2014 Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding Page 39

Anwendungsbeispiel aktives Medizin Implantat Sehr enge Zusammenarbeit zwischen allen Projektmitgliedern 3D Design und Layoutprozess Bestückte PCB im Liefernutzen Fertige Leiterplatte mit allen Komponenten 04.11.2014 Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding Page 40

Simplify Complexity Trend: flexible thin ET Microvia Technologie Trend SiF System-in-Foil: Ultradünn (20 µm dick) IC in 60 µm dickem LCP 13 Oct 2014 Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding Page 41

Trend: flexibel und dünn ET Microvia Technology trend System-in-Foil 20 µm thick IC in 60 µm thick LCP 04.11.2014 Embedding Technology V 2017/1 Würth Elektronik GmbH & Co. KG www.we-online.com/embedding Page 42

Vielen Dank für Ihre Aufmerksamkeit Merci de votre attention! Köszönöm a fig yelmüket! Grazie per la vostra attenzione! Takk for oppmer ksomheten! Gracias por su atención! Tak for deres opmær ksomhed! Kiitos mielenkiinnosta! Tack för er uppmär ksamhet! Děkuji Vám za pozor nost! Dziękuję za uwa gę! Dank u voor uw aandacht! Vielen Dank für Ihre Aufmer ksamkeit! Kontakt: Produktmanagement Embedding Technology Würth Elektronik GmbH & Co. KG Circuit Board Technology Rudolf-Diesel-Straße 10 74585 Rot am See Germany Tel.: +49 940 946-1234 embedding@we-online.com Seite 43