Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA)

Transkript

1 Advanced DAQ System Development Using NI-DAQmx and Intelligent DAQ (FPGA) Rudolf Gierlinger National Instruments, Österreich

2 AGENDA Teil 1: Advanced NI-DAQmx Datenerfassungsmöglichkeiten Konfiguration des Systems Streaming von Daten Lesestrategien/Synchronisation Kalibrierung Applikationsverwaltung Teil 2: Intelligent DAQ Was ist Intelligent DAQ FPGA-Programmierung

3 Datenerfassungist nicht gleich Datenerfassung! Express-Technologie einfach und schnell NI-DAQmx-Funktionen Flexibilität Intelligent DAQ kundenspezifische Anforderungen an die HW

4 Teil 1: Advanced DAQ System Development Using NI-DAQmx

5 Die DAQmx-Treiberarchitektur Measurement & Automation Explorer DAQ-Assistent Express-VIs Programmierschnittstelle API NI-DAQmx-VIs Treiber-Engine und -Algorithmen Hardware

6 Konfigurationdes Systems

7 Simulierte Geräte Vorteile: NI-DAQmx-Programme und Assistent ohne Hardware laufen lassen Testen von NI-Software mit simulierten Geräten und Daten Features von NI-Hardware testen ohne sie zu kaufen

8 Demo: MAX und simulierte Geräte

9 Streaming DMA Controller ` FIFO

10 Streaming DMA Controller Buffer ` FIFO FIFO

11 NI-DAQmx 7.4 und später NI-DAQmx 7.3 und früher NI-DAQmx 7.4 und später

12 Pufferüberlauf DMA Controller Buffer ` FIFO

13 Lösungen gegen Pufferüberlauf Überläufe im Task ignorieren Vergrößern der Puffergröße, Anpassen der Anzahl zu lesender Werte, Verkleinern der Abtastrate Offline -Analysen verwenden Unskalierte Rohdaten lesen Reduzieren der Anzahl parallel laufender Applikationen

14 FIFO-Überlauf DMA Controller PCI Bus 32 Buffer ` FIFO

15 Szenarios mit FIFO-Überläufen Große Systeme, in denen viele Geräte versuchen, gleichzeitig auf den Bus zuzugreifen Bus zeitweise nicht verfügbar Overhead bei der PCI-Bus-Arbitrierung

16 Szenarios mit FIFO-Überläufen Geräte erfassen kontinuierlich mit sehr hohen Abtastraten auf vielen Kanälen Beispiel: PCI-Bus Theoretisches Maximum = 132 MB/s PXI Bit, 4 Kanäle, 10 MS/s 2 Bytes/Wert x 4 Kanäle x 10 MS/s = 80 MB/s Lösungen: Verwenden von Bussen mit höheren Bandbreiten, wie PCIe, PXIe Verteilen der Geräte auf verschiedene Bussegmente Nutzen von Technologien wie Direct-to-Disc Lesestrategien

17 Verwenden von Bussen mit höheren Bandbreiten

18 Verteilen auf verschiedene Bussegmente CPU Front-Side Bus North Bridge Memory Controller Hub Memory Bus RAID South Bridge I/O Controller Hub PCI Bus SATA PXIe Switch x1 Link x4 Link

19 Direct-to-Disk Streaming Direct-to-Disk Streaming benötigt zusätzlichen Festplatten-Controller. Daten werden direkt zur/von der Festplatte vom/zum Gerät verschoben. Die Busleistung kann komplett ausgenutzt werden. CPU Controller RAID Front-Side Bus North Bridge Memory Controller Hub Memory Bus PCI Bus South Bridge I/O Controller Hub PXIe Switch PCIe Bus

20 Lesestrategien Rohdaten Signalverlaufsdaten Timing und Eigenschaften Skalierte Daten Skalierung Unskalierte Daten Kanal 1 Kanal 2 Kanal 2 Kanal 1 Neu ordnen Puffer

21 Lesestrategien Rohdaten Signalverlaufsdaten Skalierte Daten Unskalierte Daten Performance / Durchsatz Benutzerfreundlichkeit

22 Kalibrierung Kalibrierung eines kompletten Kanals Kabelverbindungen sind häufig übersehene Fehlerquellen 0,4 % 0,04 % 0,02 % Spezifikationen des Messgeräts

23 Warum die Kalibrierung eines virtuellen Kanals verwenden? Kalibrieren Sie den kompletten Messpfad Ergänzen Sie die interne Kalibrierung durch Betrachten von Fehlern von Sensoren, Signalkonditionierung und Verkabelung Optionen für die Reportgenerierung Kanalkalibrierung zusammen mit dem Report drucken Eingebetteter Check nach abgelaufener Kalibrierung (Benutzerdefinierte Kalibrierintervalle)

24 Verwenden der Kalibrierung eines virtuellen Kanals Kanalkalibrierungsassistent im DAQ-Assistent

25 Applikationsverteilung Geräteeigenschaften effektiv nutzen Programmatische Geräteeigenschaftenauflistung: Anwendungen können programmiert werden, ohne sich auf eine Hardware direkt zu beziehen

26 Demo: Maximum Sample Rate Beispiel: Klassenwahl

27 Project Explorer effektiv einsetzen Zur Verwaltung von Tasks, Kanälen und Skalierungen Zur Erstellung von Installern

28 Applikationsverteilung NI-DAQmx Deployment Versionen Version Entfernte Komponente Grösse Runtime ADE Support 372 MB Runtime 2 DAQ Assistant 272 MB Runtime 3 NI-DAQmx Documentation 228 MB Runtime 4 Real-Time Support 208 MB Runtime 5 MAX Interface 89 MB

29 Teil2: Advanced DAQ System Development Using Intelligent DAQ

30 Was ist Intelligent DAQ? FPGA-basiertes I/O Benutzerdefinierte Onboardverarbeitung Hardware-gesteuerte Geschwindigkeit und Zuverlässigkeit

31 Wozu FPGAs? Vorteile Hohe Leistung Echte Parallelität Zuverlässigkeit Flexibilität Rekonfigurierbarkeit

32 Kompiliervorgang für einen FPGA VI VHDL Xilinx Synthese LabVIEW FPGA Kompiliervorgang BitStream

33 LabVIEW FPGA Module Grafische Programmierung von FPGAs auf Zielgeräten von NI Erstellung individueller I/O-Hardware Implementierung benutzerspezifischer Timing-Funktionen und Trigger-Logik mit einer Auflösung von 25 ns Definition benutzerspezifischer Steuer- und Regelalgorithmen mit Schleifenfrequenzen bis zu 40 MHz Echte Parallelität

34 Typische MIO DAQ vs. Intelligent DAQ I/O Control Fixer ASIC für Timing und Triggering Offener FPGA für Timing und Triggering Analog I/O Multiplexed, geteilte Sample Clock Simultane oder unabhängige Operationen Digital I/O Onboard Counters Bis zu 32 Leitungen, korrelierte DIO 2 Allzweck-Counter Bis zu 160 Leitungen, hardwaregetaktet Benutzerdefinierte Counters an jeder beliebigen Leitung

35 Intelligent-DAQ-Programmierung NI-DAQmx.vi Host.vi Target.vi

36 Triggered Analog Input mit NI-DAQmx

37 Triggered Analog Input mit Intelligent DAQ

38 Triggered Analog Input Host Program (Windows)

39 Custom Triggered Analog Input mit Intelligent DAQ customized Logic

40 Triggered Multirate Analog Input mit Intelligent DAQ

41 Triggered Multirate Analog Input Host Program (Windows)

42 Demo

43 Retriggerable Buffered Analog Input with NI-DAQmx

44 Retriggerable Buffered Analog Input with Intelligent DAQ

45 DMA Configuration Example Erstellen eines DMA-Kanals mit dem Projekt-Explorer

46 Streaming Analog Output with DMA with Intelligent DAQ

47 Simple Event Counter with Intelligent DAQ

48 Demo Counter resettable

49 Reglerimplementierung auf FPGA 1 Slide

50 Demo

51 Filter Toolkits Hardware 8.5 Neuerungen

52 Wann sollte Intelligent DAQ eingesetzt werden? Benutzerdefinierte Onboard-Verarbeitung Hardwaregesteuerte Entscheidungen Flexible Zeit- und Triggersteuerung Simultane oder verschiedene Abtastraten Benutzerdefinierte Counter-Implementierung Onboard-Digitalfilterung High-Speed Control PID Schleifen >100 khz

53 Weitere Informationen Search for intelligent DAQ DMA programming techniques Implementing a Custom Digital Interface

54 Fragen?