Serielle Schnittstelle

Transkript

1 Serielle Schnittstelle Die serielle Schnittstelle arbeitet»voll-duplex«. D.h., sie kann simultan senden und empfangen. Sie besitzt einen»receive«-puffer und kann somit den Empfang eines zweiten Byte beginnen, bevor das vorher empfangene Byte aus dem Pufferregister gelesen wurde. Wird das erste Byte nicht gelesen, bevor das zweite Byte vollständig empfangen ist, geht eines der beiden Bytes verloren. Die seriellen Sende- und Empfangsregister sind unter der Adresse des SFR SBUF anzusprechen. Schreiben nach SBUF lädt das Senderegister, Lesen aus SBUF greift auf das physikalisch getrennte Empfangsregister zu. Die serielle Schnittstelle kann in vier Modi arbeiten (siehe Tabelle 1.11): Modus 0: (Schiebe-Register-Modus): Die seriellen Daten werden durch P3.0/RXD empfangen oder gesendet. P3.1/TXD gibt den Sendetakt aus. Es werden 8 Bit ausgegeben oder empfangen (zuerst das LSB). Die Übertragungsrate ist fest eingestellt (fosz/12 beim 8051-Standard). Modus 1: Es werden 10 Bit durch P3.0/RXD empfangen und/oder durch P3.1/TXD gesendet; 1 Startbit (LOW), 8 Datenbit (zuerst LSB) und 1 Stoppbit (HIGH). Beim Empfang geht das Stoppbit in das Bit RB8 (SCON.2). Die Baudrate ist durch Timer 1 einstellbar. Modus 2: Es werden 11 Bit durch P3.0/RXD empfangen und/oder über P3.1/TXD ausgegeben: 1 Startbit (LOW), 9 Datenbit (zuerst das LSB), und 1 Stoppbit (HIGH). Beim Senden des neunten Datenbits (TB8 in SCON.3) kann der Wert HIGH oder LOW sein. Beispielsweise kann das Paritybit (P in PSW.0) nach TB8 (SCON.3) geladen werden. Beim Empfang kommt das neunte Datenbit nach RB8 (SCON.2), während das Stoppbit ignoriert wird. Die Baudrate ist mit SMOD auf fosz/32 (SMOD = 1) oder /64 (SMOD = 0) programmierbar. Modus 3: Die Schaltung empfängt über P3.0/RXD und/oder sendet über P3.1/TXD 11 Bit. 1 Startbit (LOW), 9 Datenbit (zuerst das LSB) und 1 Stoppbit. Mode 3 und 2 sind bis auf die hier über Timer 1 einstellbare Baudrate identisch. Der Sendevorgang wird in allen vier Betriebsarten durch einen Befehl ausgelöst, der SBUF als Ziel angibt. Die Empfangsbereitschaft wird in Mode 0 durch die Bedingungen RI (SCON.0) ist 0 und REN (SCON.4) ist 1 hergestellt. In den anderen Fällen initialisiert das ankommende Startbit den Startvorgang, falls REN (SCON.4) 1 ist. Multicontroller-Kommunikation Die Kommunikation zwischen Mikrocontrollern gewinnt zunehmend an Bedeutung. Die Modi 2 und 3 des 8051 sind hierfür besonders geeignet. Die Handhabung der Multicontroller-Kommunikation ist in einem späteren Abschnitt ausführlich beschrieben. Deshalb wird hier nicht weiter darauf eingegangen. Der Modus 0 wird durch diese Betriebsart nicht beeinflusst. In Mode 1 ist mit Hilfe des Bit SM2 (SCON.5) die Gültigkeit des Stoppbits prüfbar. Ist SM2 eins, wird der Interrupt der seriellen Schnittstelle nur aktiv, wenn ein gültiges Stoppbit empfangen wurde. Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 1/15

2 SCON (Serial-Port-Control-Register; bitadressierbar) Resetwert: 00H SBUF (Serial-Buffer-Register) Resetwert: xxh Die Funktion des SFR SCON zeigt Tabelle Dieses Register steuert die Auswahl der Betriebsarten, enthält das zu sendende (TB8) und das empfangene Bit 9 (RB8) sowie die Interruptflags der seriellen Schnittstelle (TI und RI). SM0 SM1 Modus Funktion Baudrate (8051) Shift Register f osz / Bit UART + Stoppbit variabel (über T1) Bit UART + Stoppbit f osz /32 oder f osz / Bit UART + Stoppbit variabel (über T1) Der Standard 8051 hat eine asynchrone serielle Schnittstelle, d.h. jedes Zeichen wird einzeln mit einem Rahmen (Start und Stoppbit) versehen. Sender und Empfänger können unabhängig voneinander betrieben werden. Die Übertragungsgeschwindigkeit kann durch Timer 1 festgelegt werden oder sie wird durch eine feste interne Frequenz bestimmt (187,5 kbaud bei 12 MHz Quarz). Bereich der Übertragungsgeschwindigkeit 0...1MBaud. In Empfangsrichtung wird jedes serielle Zeichen in der Bitmitte durch 3-fach-Abtastung ausgewertet. Die Zeichenlänge beträgt wahlweise 8 oder 9 Bit. Es gibt keine hardwaremäßige Übertragungsfehler-Erkennung. Parität, Überlauferkennung und Stoppbitfehler müssen per Software erkannt werden. Der Sendeausgang TxD (Transmitter-Data) (Port 3.1) und der Empfangseingang RxD (Receiver-Data) (Port 3.0) ist jeweils TTL-kompatibel. Dies bedeutet, dass man üblicherweise eine zusätzliche Anpassungsschaltung an V24 oder eine Linienstrom- Schnittstelle braucht. Die Überwachung der seriellen Schnittstelle kann per Interrupt oder durch Bitabfrage des SCON-Registers erfolgen. Sendebeginn ab Laden des SBUF-Registers. Das empfangene Zeichen wird nicht aus dem Empfangs-Schieberegister, sondern aus einem nachgeschalteten Puffer-Register (SBUF) gelesen. Die SBUF-Register sind nicht Bit-adressierbar. Das Steuerungsregister SCON ist nach RESET mit 0x00 belegt. Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 2/15

3 Name Funktion SM2 Dieses Bit erlaubt die Multicontroller-Kommunikation im Modus 2 und 3. Ist hier SM2 = 1, wird RI nicht aktiviert, falls das empfangene neunte Datenbit 0 ist. Im Modus 1, SM2 = 1, wird RI nur aktiviert, falls ein gültiges Stoppbit empfangen wurde. Im Modus 0 sollte SM2 = 0 sein. REN TB8 RB8 TI RI 1 gibt die Empfangsbereitschaft der seriellen Schnittstelle frei, 0 sperrt den Empfänger. TB8 wird in den Modi 2 und 3 als neuntes Datenbit gesendet und durch Software gesetzt bzw. gelöscht. Das empfangene neunte Datenbit überschreibt RB8. Wenn SM2 im Modus 1 = 0 ist, wurde das Stoppbit empfangen. Im Modus 0 ist RB8 nicht relevant. Sende Interrupt. Es wird im Modus 0 am Ende des achten gesendeten Bits durch die Hardware gesetzt. In den anderen Modi wird es durch den Beginn des Stoppbits gesetzt. Es muss durch Software gelöscht werden. Empfangsinterrupt. Es wird in Modus 0 am Ende des achten empfangenen Datenbits gesetzt. Sonst wird es durch das Stoppbit gesetzt. Ausnahmen sind der SM2- Beschreibung zu entnehmen. Es muss durch Software gelöscht werden. Tabelle 1.11 Baudraten In Mode 0 ist die Baudrate durch die Beziehung Modus 0: Baudrate = f Osz / 12 gegeben. Die Baudrate im Modus 2 hängt von Bit SMOD im SFR PCON.7 ab. Ist SMOD = 0 (auch nach Reset), ist die Baudrate auf f Osz /64 eingestellt. Ist SMOD = 1, ist die Baudrate f Osz /32. 2 SMOD Modus 2: Baudrate = * f Osz 64 Im Modus 1 und 3 sind die Baudraten von der T1-Überlaufrate abhängig. Timer 1 als Baudratengenerator Die variablen Baudraten werden in Mode 1 und Mode 3 durch die Timer 1-Überlaufrate und durch SMOD (PCON.7) bestimmt. 2 SMOD Modus 1, 3 Baudrate = * T1 Überlaufrate 32 Der Timer-1-Interrupt sollte in dieser Anwendung gesperrt sein. Timer 1 kann als Zähler oder Zeitgeber in einer seiner drei Betriebsarten arbeiten. In häufigen Applikationen arbeitet er im Zeitgeber-Reload-Betrieb (HIGH Nibbel von TMOD ist 0010B). In diesem Fall ergibt sich die Baudrate aus folgender Formel: 2 SMOD f Osz Modus 1, 3 Baudrate = * * [256 (TH1)] Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 3/15

4 Eine sehr niedrige Baudrate ist zu erreichen, wenn der Timer-1-Interrupt freigegeben ist, der Timer 1 als 16-Bit-Zeitgeber arbeitet (HIGH Nibble von TMOD ist 0001B) und über den Timer-1- Interrupt ein Software-Reload ausgeführt wird. Tabelle 1.12 zeigt die mittels Timer 1 einstellbaren Standard Baudraten. Zähler / Zeitgeber 1 Baudrate f Osz [MHz] SMOD C/T Modus Reloadwert Modus 0 max. 1 MHz 12,0 X X X X Modus 2 max. 375kHz 12,0 1 X X X Modus 1, 3 62,5kHz 12, FFH 19,2kHz 11, FDH 9,6kHz 11, FDH 4,8kHz 11, FAH 2,4kHz 11, F4H 1,2kHz 11, E8H 137,5Hz 11, DH 110Hz 6, H 110Hz 12, FEEBH Tabelle 1.12: Über Zeitgeber 1 generierbare Baudraten Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 4/15

5 Modus 0 In diesem Fall empfängt bzw. sendet die serielle Schnittstelle Daten über RxD (P3.0). Der Sendetakt wird über TXD (P3.1) ausgegeben. Es werden immer 8 Bit transferiert (zuerst das LSB). Die Baudrate entspricht f osz /12. Bild 1.23a zeigt das vereinfacht dargestellte Funktionsdiagramm der seriellen Schnittstelle im Modus 0. Bild 1.23 b zeigt die dazugehörenden Zeitdiagramme. Bild 1.23a: Funktionsdiagramm der seriellen Schnittstelle im Modus 0 Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 5/15

6 Bild 1.23b: Timingdiagramm der seriellen Schnittstelle im Modus 0 Senden Der Sendevorgang wird durch einen Befehl mit SBUF als Ziel initialisiert. Schreiben nach SBUF setzt zum Zeitpunkt S6P2 auch die neunte Bitposition des Sende- Shiftregisters auf 1 und löst den Sendevorgang aus. Zwischen»Schreiben nach SBUF«und Aktivieren des Signals SEND vergeht ein Maschinenzyklus. SEND gibt den Ausgang des Shiftregisters auf die alternative Ausgangsfunktion an P3.0 frei. SHIFT CLOCK gibt die alternative Ausgangsfunktion an P3.1. SHIFT CLOCK ist LOW während S3, S4 und S5 eines jeden Maschinenzyklus und HIGH während S6, S1 und S2. Zum Zeitpunkt S6P2 eines jeden Maschinenzyklus, während SEND aktiv ist, wird der Inhalt des Sende- Shiftregisters eine Position nach rechts geschoben. Für jedes nach rechts aus dem Sende-Shiftregister herausgeschobene Datenbit wird links eine 0 nachgezogen. Ist das MSB des Datenbyte in der Ausgabeposition des Shiftregisters, befindet sich die beim Start der Sendung in die neunte Stelle des Shiftregisters geladene 1 links vom MSB, alle übrigen Bitstellen sind 0. Diese Bedingung beendet nach einem noch folgenden Shift den Sendevorgang (SEND wird inaktiv) und setzt das TI-Flag. Beide Aktionen treten zum Zeitpunkt S1P1 nach dem zehnten Maschinenzyklus seit dem Schreibbefehl nach SBUF auf. Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 6/15

7 Empfangen Die Empfangsbereitschaft wird durch die Bedingungen REN = 1 (SCON.4) und R1 = 0 (SCON.0) initialisiert. Zum Zeitpunkt des nächsten Maschinenzyklus schreibt die Ablaufsteuerung die Bits in das Empfangs-Shiftregister. Die nächste Taktphase aktiviert das Signal RECEIVE. RECEIVE gibt den Shifttakt auf den alternativen Ausgang P3.1. Der Takt wechselt den Pegel zum Zeitpunkt S3P1 und S6P1 eines jeden Maschinenzyklus. Zu allen Zeitpunkten S6P2 wird, wenn RECEIVE aktiv ist, der Inhalt des Empfangs-Shiftregisters eine Position nach links geschoben. Der Wert, der von rechts in das Register geschoben wird, entspricht dem des zum Zeitpunkt S5P2 des gleichen Maschinenzyklus an P3.0 abgetasteten Wert. Für jedes rechts hereinkommende Datenbit wird links eine 1 ausgegeben. Wenn das 0-Bit, das bei der Initialisierung in die äußerste rechte Position geladen wurde, in der am weitesten links liegenden Position des Shiftregisters ankommt, veranlasst die Schaltung den letzten Shifttakt und lädt danach den Inhalt des Empfangs-Shiftregisters nach SBUF. Zum Zeitpunkt S1P1 des zehnten Maschinenzyklus nach dem Schreiben nach SCON (0 nach RI), wird RECEIVE gelöscht und RI (SCON.0) auf 1 gesetzt. Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 7/15

8 Modus 1 Über TXD (P3.1) werden 10 Bit gesendet oder über RXD (P3.0) empfangen: das Startbit (LOW), 8 Datenbit (zuerst das LSB) und 1 Stoppbit (HIGH). Beim Empfang kommt das Stoppbit nach RB8 (SCON.2). Die Baudrate wird durch die Timer-1-Überlaufrate bestimmt. Bild 1.24a und b zeigen Schaltung und Zeitdiagramm des Modus 1. Senden Der Sendevorgang wird durch einen Befehl mit SBUF als Ziel initialisiert. Schreiben nach SBUF lädt die neunte Bitposition des Sende-Shiftregisters mit 1 und teilt TX-Control mit, dass ein Ausgabevorgang beginnen soll. Das Senden beginnt dann in S1P1 des Zyklus, der dem nächsten Timer-1-Überlauf folgt. In diesem Fall synchronisiert der Timer-1-Überlauf die Bitzeit und nicht der Schreibbefehl nach SBUF. Das Senden beginnt durch das Aktivieren des /SEND-Signals, welches das Startbit über TXD (P3.1) ausgibt. Eine Bitzeit später wird DATA aktiviert. DATA gibt den Ausgang des Sende- Shiftregisters auf TXD frei. Der erste Impuls erscheint eine Bitzeit später. Für jedes ausgegebene Bit wird eine»0«links in das Shiftregister getaktet. Ist das MSB des Datenbyte in der Ausgabeposition des Shiftregisters, befindet sich die bei der Initialisierung in die neunte Stelle geladene Information links vom MSB. Die übrigen Bitpositionen sind alle 0. Diese Bedingung veranlasst die Ablaufsteuerung, einen letzten Shifttakt auszuführen, /SEND zu deaktivieren und TI zu setzen. Das geschieht im zehnten T1-Überlauf nach dem Schreiben nach SBUF. Empfangen Der Empfang wird durch einen erkannten Pegelwechsel von HIGH nach LOW an RXD (P3.0) initialisiert. Dazu wird RXD (P3.0) mit der 16fachen Frequenz der eingestellten Baudrate abgetastet. Erkennt die Schaltung einen Pegelwechsel, setzt die Ablaufsteuerung den 16-Bit- Timer 1 zurück und schreibt 1FFH in das Eingangs-Shift-Register. Das Rücksetzen des Timer 1 schafft die gleichen Verhältnisse für das nächste ankommende Bit. Timer 1 teilt jedes Bitintervall in 16 Teile. In der 7., 8. und 9. Bitzeit tastet die Erkennungsschaltung RXD ab. Der in zwei der drei Abtastungen erkannte Wert wird akzeptiert und vermindert so die Rauschempfindlichkeit. Ist der in der ersten Bitzeit erkannte Wert HIGH, wird die Empfangsschaltung zurückgesetzt und wartet auf eine weitere fallende Flanke. Diese Maßnahme ignoriert fehlerhafte Startbits. Ist das Startbit gültig, wird es in das Shiftregister geschoben und der Rest des ankommenden Byte wird verarbeitet. Ein Datenbit wird rechts in das Shiftregister geschoben»1«-bit links hinaus. Kommt das Startbit in die am weitesten links im Shiftregister liegende Position (ist in Modus 1 ein 9-Bit-Shiftregister), veranlasst die Ablaufsteuerung einen weiteren Shifttakt, lädt SBUF und RB8 und setzt RI. Das Signal, das SBUF und RB8 füllt, wird nur dann generiert, wenn folgende Bedingungen während des letzten Shifttakts gültig waren: 1. RI = 0 und 2. entweder SM2 = 0 oder das empfangene Stoppbit = 1. Falls eine der beiden Bedingungen nicht erfüllt ist, geht das eingelesene Wort verloren. Treffen beide Bedingungen zu, kommt das Stoppbit nach RB8, die Datenbits nach SBUF und RI wird aktiviert. Zu diesem Zeitpunkt beginnt der Empfangszyklus wieder von neuern. Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 8/15

9 Bild 1.24a: Funktionsdiagramm der seriellen Schnittstelle im Modus 1 Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 9/15

10 Bild 1.24b: Timingdiagramm der seriellen Schnittstelle im Modus 1 Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 10/15

11 Modus 2 und 3 Es werden 11 Bit über TXD gesendet oder über RXD empfangen: 1 Startbit (LOW), 8 Datenbit (zuerst das LSB), ein programmierbares neuntes Datenbit und 1 Stoppbit (HIGH). Das gesendete neunte Datenbit (TB8) kann den Wert HIGH oder LOW annehmen. Das empfangene neunte Datenbit kommt nach RB8 (SCON.2). Die Baudrate ist im Mode 2 mit SMOD auf f osz /32 oder f osz /64 programmierbar. In Modus 3 liefert Timer 1 die Baudrate. Die Bilder 1.25a/b zeigen die Schaltungs- und Zeitdiagramme der seriellen Schnittstelle in den Modi 2 und 3. Die Empfangsschaltung ist in beiden Fällen identisch. Die Sendeschaltung unterscheidet sich nur im neunten Bit des Sende-Shiftregisters. Senden Ein SBUF adressierender Befehl startet die Sendung. TB8 kommt in die neunte Bit-Position des Sende-Shiftregisters. Das Senden beginnt mit S1P1 des auf den nächsten Timer-1-Überlauf folgenden Maschinenzyklus. Es wird also nicht durch den Schreibbefehl nach SBUF, sondern durch den Timer-1-Überlauf synchronisiert. Durch Aktivieren des Signals startet SEND die Übertragung durch Ausgeben des Startbit über TXD. Das Signal DATA erlaubt eine Bitzeit später die Ausgabe des Daten-Shiftregisters ebenfalls über TXD. Der erste Shiftimpuls kommt einen Bittakt später. Der erste Shifttakt bringt das Stoppbit (HIGH) in die neunte Bitposition des Sende-Shiftregisters. Die Daten werden rechts aus dem Shiftregister geschoben, 0 wird links nachgezogen. Ist TB8 in der Ausgabeposition des Shiftregisters, befindet sich das Stoppbit links davon und alle anderen links liegenden Bitstellen enthalten 0. Diese Bedingung veranlasst die Ablaufsteuerung, den letzten Shift auszuführen, /SEND zu deaktivieren und das TI Flag zu setzen. Dies ereignet sich im elften Timer-1-Überlauf, nachdem in SBUF geschrieben wurde. Empfangen Der Empfang wird durch einen erkannten Pegelwechsel von HIGH nach LOW an RXD (P3.0) initialisiert. Dazu wird RXD (P3.0) mit der 16fachen Frequenz der eingestellten Baudrate abgetastet. Erkennt die Schaltung eine Flanke, setzt die Ablaufsteuerung den 16-Bit-Timer 1 zurück und schreibt 1FFH in das Empfangs-Shiftregister. Das Rücksetzen des Tlmer 1 schafft die gleichen Verhältnisse für das nächste ankommende Bit. Timer 1 teilt jedes Bitintervall in 16 Teile. Im 7., 8. und 9. Bitzeitpunkt tastet die Erkennungsschaltung RXD ab. Der in zwei der drei Abtastungen erkannte Wert wird akzeptiert und vermindert somit die Rauschempfindlichkeit. Ist der in der ersten Bitzeit erkannte Wert HIGH, wird die Empfangsschaltung rückgesetzt und wartet auf eine weitere fallende Flanke. Diese Maßnahme ignoriert fehlerhafte Startbits. Ist das Startbit gültig, wird es in das Shiftregister geschoben und der Rest des ankommenden Byte wird verarbeitet. Ein Datenbit wird rechts in das Shiftregister geschoben, ein Bit links hinaus. Kommt das Startbit in die am weitesten links im Shiftregister liegende Position, veranlasst die Ablaufsteuerung einen weiteren Shifttakt, lädt SBUF und RB8 und setzt RI. Das Signal, das SBUF und RB8 lädt, wird nur dann generiert, wenn folgende Bedingungen während des letzten Shifttakts gültig waren: 1. RI = 0 und 2. entweder SM2 = 0 oder das empfangene neunte Datenbit = 1. Falls eine der beiden Bedingungen nicht erfüllt ist, geht das eingelesene Wort verloren. Treffen beide Bedingungen zu, kommt das neunte Datenbit nach RB8, die 8 Datenbits nach SBUF und RI wird aktiviert. Ab diesem Zeitpunkt kann wieder ein neues Zeichen eingelesen werden. Der Wert des Stoppbits ist für SBUF, RB8 oder RI ohne Bedeutung. Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 11/15

12 Bild 1.25a: Funktionsdiagramm der seriellen Schnittstelle im Modus 2 und 3 Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 12/15

13 Bild 1.25b: Timingdiagramm der seriellen Schnittstelle im Modus 2 und 3 Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 13/15

14 Multicontroller-Kommunikation Die serielle Schnittstelle gestattet den Halbduplex- und Vollduplex-Betrieb. Bild 1.39 zeigt ein Zwei-Controllersystem (Punkt zu Punkt-Verbindung), Bild 1.40 hingegen zeigt die mit dem 8051 (und/oder 8051/8052/80515) möglichen Kombinationen eines Multiprozessor-Systems. Die Verbindung der Prozessoren untereinander erfolgt über deren serielle Schnittstellen. Sie kann im Halbduplex-Betrieb mit einer Signalleitung (Bild 1.40a) oder im Vollduplex-Betrieb (Bild 1.40b) mit zwei Signalleitungen erfolgen TXD RXD RXD TXD Bild 1.39: Zwei-Controllersystem Ein Zwei-Controllersystem wird in der Regel in Modus 1 betrieben. Eine Kommunikation in Modus 2 oder 3 ist ebenfalls möglich. Bei einer Verbindung der beiden Kommunikationsteilnehmer nach Bild 1.39 ist ein Vollduplex-Betrieb möglich. Sendung und Empfang lassen sich gleichzeitig realisieren. Zu diesem Zweck müssen beide Mikrocontroller das Empfangsfreigabebit REN und das Bit SM1 (beide im SCON-Register) gesetzt halten. Möchte man mehr als zwei Controller koordinieren, muss man zwecks Adressierung die seriellen Modi 2 und 3 verwenden. Die Verwendung vom Modus 2 ist dabei empfehlenswert, da man außer für das Bit SMOD zur Synchronisierung keinen weiteren Softwareaufwand betreiben muss. Es ist von Vorteil, wenn alle Controller von ein und derselben Taktquelle versorgt werden. Die Betriebsart 2 wird für kurze und schnelle Verbindungen (bei12 MHz Clock -> 187,5 kbaud) und die Betriebsart 3 für lange und weniger schnelle Verbindungen (110 Baud bis Baud) eingesetzt. Sollen alle Controller gleichberechtigt betrieben werden, dann ist nur ein Halb-Duplex-Betrieb nach Bild 1.40a möglich. Bild 1.40: Multicontroller-Konfigurationen Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 14/15

15 Die beiden seriellen Pins TXD und RXD sind hierbei miteinander verbunden, sodass der definierte Master zu einem gegebenen Zeitpunkt jeweils nur senden oder empfangen kann. Der sendende Controller muss sein Empfangsfreigabebit REN zu dieser Zeit»disablen«, oder in der ISR das RI- Flip-Flop ignorieren, da er in seinen eigenen Empfangsbuffer schreibt. In der Anordnung nach Bild 1.40a ist jeder der Prozessoren als Master definierbar. Die Master- Funktion kann auch von Fall zu Fall dynamisch einem Slave übergeben werden, wobei die Master-Rolle dann wechselt. Es ist, über den Master gesteuert, auch ein Informationsaustausch zwischen den Slaves durchführbar. Wird ein Vollduplex-Betrieb gefordert, dann ist nur eine Master-Slave-Konfiguration nach Bild 1.40b möglich. Hierbei sind Master- und Slave-Funktion durch die Hardware fest zugeordnet. Der Informationsaustausch zwischen den Slaves kann nur über den Master stattfinden. Um Konflikte auf dem Bus zu vermeiden, ist für beide Konfigurationen ein Ein-Master-System angenommen. Zu einem bestimmten Zeitpunkt ist immer nur ein Teilnehmer sendeberechtigt. Die Regie über den seriellen Bus hat der Master. Für die Steuerung des Multicontroller-Datenverkehrs sind, wie schon erwähnt, die Betriebsmodi 2 und 3 der seriellen Schnittstelle vorgesehen. Bei diesen Betriebsarten sind drei Bit im SCON- Register von besonderer Bedeutung: RB8, TB8 und SM2. Die folgende Aufzählung erläutert, wie der logische Aufbau einer Verbindung zwischen Master und Slave zustande kommt. 1. Jeder Slave setzt REN (SCON.4), SM2 (SCON.5) auf 1 und wartet. Die Datenbytes (RB8 = 0) werden dann ignoriert, die Slaves warten auf ein Adressbyte. 2. Der Master sendet ein Adressbyte (TB8 (SCON.3) = HIGH), um damit einen Slave über seine Adresse anzusprechen (im Master ist SM2 = 0). In den Slaves wird das RI-Bit (Empfangsinterrupt) gesetzt, wenn TB8 = 1 ist. 3. In allen Slaves erzeugt jedes Adressbyte des Masters (TB8 = 1 -> RB8 = 1) einen Interrupt, da das SM2-Bit bei allen Slaves gesetzt ist. Dadurch, dass das SM2-Bit bei den Slaves gesetzt ist, können nur solche Bytes einen Interrupt auslösen, die als neunte Eintragung den Wert Eins haben. Jeder Slave muss nun prüfen, ob er mit der empfangenen Adresse angesprochen wurde. 4. Der selektierte Slave setzt SM2 (SCON.5) zurück (SM2 = 0), damit jedes folgende Datenbyte einen Interrupt auslösen kann. Er ist damit logisch mit dem Master verbunden und empfängt alle folgenden Datenbytes. Die nicht adressierten Slaves reagieren erst auf das nächste Adressbyte (SM2 = HIGH), sie können somit ungehindert ihrer Arbeit nachgehen. 5. Nun beginnt der Datenverkehr zwischen Master und dem ausgewählten Slave. Dabei bleibt das 9. Bit eines Datenbytes immer auf dem LOW-Pegel (RB8 (SCON.2), TB8 (SCON.3) = 0). 6. Der Master-Controller lässt sein SM2-Bit gelöscht. Jeder Anruf von einem Slave löst bei ihm sofort einen Interrupt aus. 7. Der Datenverkehr zwischen Master und Slave ist beendet, wenn der Master eine neue Slave-Adresse sendet oder der Master ein definiertes Endezeichen sendet oder wenn der Slave nach jeder Antwort automatisch wieder in den Adresszustand schaltet. Hierbei muss der Master bei jeder Anfrage an einen Slave das Adresszeichen vorausschicken. Der bisher aktive Slave setzt sein SM2 = HIGH und ist danach wieder nur zum Empfang von Adressbytes bereit. Prof. Dr.-Ing. Alfred Rożek MC65-Teil5.doc 15/15