Warum jammern alle über die Leiterplattenqualität?

Transkript

1 19. Europäisches Elektroniktechnologie-Kolleg März 2016 Warum jammern alle über die Leiterplattenqualität? Dr.-Ing. Thomas Ahrens Trainer für J-STD-001, IPC-A-610, IPC/WHMA-A-620, IPC-6012 Trainalytics GmbH, Erwitter Str. 105, Lippstadt, Tel , Fax ,

2 Lötergebnis - wo liegt die Ursache - Lötprozess? Leiterplatte? Bauteil? Entnetzung, Nichtbenetzung Delaminierung Blasloch Durchstieg < 75% 2

3 Fehler finden, Ursachen analysieren, Fehler vermeiden Lötfehler Materialschwäche oder Überlastung? Fehler im Lötprozess oder schon davor? Latenter oder direkter Fehler? Ist Material schwach wegen Falscher Wahl? Schlechtem Ausgangsmaterial? Prozessfehler? Falscher Lagerung? Die Lösung: Prüfung von Design, Material & Prozess 3

4 Typische Fertigungsabfolge einer Baugruppe Spezifizierung Lot, Lotpaste, Flussmittel Schaltplan Spezifizierung Bauelemente Lötwerkstoffe Design der Leiterplatte Auslegung der Bauelemente Leiterplattenherstellung Bauelement- Herstellung Vorrat Flussmittelauftrag Material- Auswahl Qualitäts- Prüfung Vorrat Vorrat (Reflow) Auftrag der Lotpaste Leiterplatte Bauelemente Zeit, Temperatur, Atmosphäre (Welle) Auftrag des SMD-Klebers Bestückung Zeit, Löten Temperatur Reinigung, Inspektion, Test, (Nacharbeit,) Endmontage Typische Abfolge der Fertigungsstufen einer Baugruppe (nach R. J. Klein Wassink) Auslieferung 4

5 Qualität und Zuverlässigkeit QUALITÄT heißt: Produktbeschaffenheit = Anforderungen ZUVERLÄSSIGKEIT: Funktionserfüllung unter gegebenen Bedingungen = Punkt 1 in einer definierten Zeitspanne = Punkt 2 innerhalb einer akzeptablen Ausfallrate = Punkt 3 5

6 War die Leiterplatte zu schwach oder Folgen minderwertigen Materials Delaminierung (links und Mitte), Hülsenfehler (rechts) FR4-Qualität passend zum Lötprozess auswählen Testcoupons zur Bohrlochqualität planen IPC-4101 Laminatmaterial, IPC-2221 Design 7

7 Grund-Prozessnorm: IPC J-STD Rangordnung: Der Vertrag hat stets Vorrang vor der Richtlinie Der Kunde ist König 1.9 Anforderungskette (Flowdown) Supply Chain Management Einmal auf die Richtlinie festgelegt, müssen diese Anforderungen & Produktklasse auf alle Glieder in der Zulieferkette angewendet werden Fertigkeiten der Mitarbeiter: Schulungsleiter, Mitarbeiter und Prüfpersonal müssen die Fertigkeiten und Kenntnisse für ihre Aufgaben besitzen. Ein gültiger Nachweis dazu muss jederzeit verfügbar sein. 3.1 Materialien: Die Eignung muss dokumentiert geprüft werden. 3.3 Flussmittel muss J-STD-004 entsprechen. Nachweisdaten müssen auf Anfrage vorhanden sein. 3.8 Bauteile müssen mit allen Materialien und Prozessschritten kompatibel sein. Prüfung empfindlicher Bauteile nach J-STD-020, J-STD-075 oder einem anderen dokumentierten Klassifizierungsverfahren; Handhabung und Dokumentation gemäß J-STD-033 oder vergleichbar. Prüfmethoden nach IPC-TM-650 8

8 Grund-Prozessnorm: IPC J-STD-001F 1.12 Allgemeine Anforderungen an die Baugruppe: nach Durchlaufen sämtlicher Prozesse, die während der Fertigung und Bestückung (z.b. Handhabung, Tempern, Fluxen, Löten und Reinigen) anfallen, muss [D1D2D3] die elektrische und mechanische Integrität aller Bauteile und Baugruppen erhalten bleiben. alle Teile müssen den Prozess überleben!!! 9

9 Design 2221 Generic* 2222 Rigid* 2223 Flex* 2224 PCMCIA 2225 MCM-L 2226 HDI 2227 Discrete Wiring 7351 SMT Pad Design* Materials SM-840 Soldermask FD-2231 Flex Material FD-2232 Coated Material MF-150 Copper Foil CF-148 Coated Copper Foil CC-830 Conformal Coating SM-817 Adhesive 4101 Rigid Materials* 4104 HDI Materials Assembly Performance D-279 Design for Reliability SM-785 SM Attachment ART 9701 SMT Q&P Test Mechanical Tests Werkzeugkasten für Entwickler: IPC Normenwerk in Schwerpunkten zur Erläuterung der Terms and Definitions T-50 Fachbegriffe und Definitionen* Performance 6011 Generic* 6012 Rigid* 6013 Flex* 6014 PCMCIA 6015 MCM-L 6016 HDI 6017 Embedded 6018 High Frequency Component Mounting J-STD-020 IC MSL J-STD-075 Non IC PSL AJ-820 Assembly & Joining 7093 BTC 7094 Flip Chip & Die 7095 BGA 7525 Stencil Design 7527 Paste Printing 7530 T-Profiling Workmanship A-600 Printed Board* A-610 Printed Board Assembly* A-620 Wire & Harness* 7711/21 Rework & Modification of PCBA* Gelb unterlegte Kästen: Richtlinien mit IPC-zertifizierten Trainingsprogrammen 10 notwendigen Fachgebiete und ihre Einbindung in Vertragsvereinbarungen *auch in deutscher Übersetzung Attachment J-STD-001 Soldering Requirements* J-STD-002 Solderability Testing of Parts J-STD-003 Solderability of Boards J-STD-004 Solder Flux J-STD-005 Solder Paste J-STD-006 Solid Solder Quality Assessment TM-650 Test Methods SPC Generic 9192 Base Materials 9193 Board 9194 Assembly

10 IPC 6010 Dokumenten-Familie Qualifizierungs- und Leistungsspezifikationen von Leiterplatten IPC-6010 Revision D IPC-6011 Allgemeine Kriterien DE IPC-6012 Starre LP (& HDI) IPC-6013 Flex DE IPC-6014 PCMCIA IPC-6015 MCM-L IPC-6017 Embedded IPC-6018 HF PCMCIA = Personal Computer Memory Card International Association MCM-L = Multichip-Modul / Laminat HDI = High Density Interconnect HF = Hochfrequenz DE = in deutscher Übersetzung verfügbar 11 Quelle: IPC - Association Connecting Electronics Industries Sept IPC-6012 Rev. D

11 IPC 6012: Inhalte Abschnitt 3 Anforderungen [und ihre Prüfung] TOC (Table of Content) 3.1 Allgemeines 3.2 Materialien 3.3 Sichtkontrolle 3.4 Anforderungen an Leiterplattenmaße 3.5 Leiterbahndefinition 3.6 Strukturelle Integrität Thermischer Stresstest Anforderungen an Testcoupons oder Leiterplatten mit Schliffprüfung 3.7 Anforderungen an die Lötstoppmaske 3.8 Elektrische Anforderungen 3.9 Reinheit > 12 Seiten! 3.10 Spezielle Anforderungen (Ausgasung, org. Verunreinigung, Pilzresistenz, Vibration, mechanischer Schock, Impedanztest, CTE, thermischer Schock, SIR, PDA, ) 12

12 IPC 6012: Inhalte Abschnitt 4 Qualitätssicherungsmaßnahmen 4.1 Allgemeines Qualifikation Muster-Testcoupons 4.2 Annahmetests C=0 Null-Fehler-Anzahl Probenplan Verifizierungstests 4.3 Qualitätskonformitätstest Auswahl der Testcoupons 13

13 IPC 6012: Leiterplattentypen SL ndv Typ 1 - Einseitige Leiterplatte Typ 2 - Doppelseitige Leiterplatte Typ 3 - Multilayer-Leiterplatte ohne Sacklöcher (SL) oder nicht-durchgehende Verbindungslöcher (ndv) Typ 4 - Multilayer-Leiterplatte mit Sacklöchern und/oder nicht-durchgehenden Verbindungslöchern Typ 5 - Multilayer-Metallkernleiterplatte ohne Sacklöcher oder nicht-durchgehende Verbindungslöcher Typ 6 - Multilayer-Metallkernleiterplatte mit Sacklöchern und/oder nicht-durchgehenden Verbindungslöchern 14 Bildquelle: IPC

14 IPC 6012D: Tabelle 1-2 Standard-Anforderungen geringe Dicke! geringe Belastung! 15 für Welle, nicht Reflow!

15 IPC 6012D: Spezifikation, Leistungsklasse Auswahl für die Beschaffung Die Leistungsklasse muss in der Beschaffungsdokumentation spezifiziert werden. Die Beschaffungsdokumentation muss ausreichend Informationen für die Herstellung der Leiterplatte zur Verfügung stellen und sicherstellen, dass der Anwender das gewünschte Produkt erhält. Informationen, die in der Beschaffungsdokumentation enthalten sein sollten, müssen IPC-2611 und IPC-2614 entsprechen. IPC-2611 Generic Requirements for Electronic Product Documentation IPC-2614 Sectional Requirements for Board Fabrication Documentation 16

16 Leistungsklasse IPC 6011 Klasse 1 Allgemeine elektronische Produkte Klasse 2 Spezielle elektronische Produkte Klasse 3 Elektronische Produkte mit hoher Zuverlässigkeit Achtung: in dieser Beschreibung fehlt der Unterschied Klasse 2 keine kritische Betriebsbelastung Klasse 3 harsche Betriebsbedingungen 17

17 IPC 6012D: Spezifikation, Leistungsklasse Beschaffungsdokumentation muss festlegen Thermo-Stresstest Methode keine Methode festgelegt Standardmethode Tabelle 1-2 Anwender sollte Thermo-Stresstest Methode passend zum Montageprozess wählen: Wellen-, Selektiv- oder Handlöten (288 C Lotbad) SnPb Reflowprozesse (230 C) Bleifreie Reflowprozesse (260 C) Materialqualifikation Chargenfreigabe 18

18 STANDARD TEST Montage-Prozess-Fähigkeit 260 C Reflow-Profil-Diagramm zur PCB Qualifizierung für SAC Lote nach IPC-TM-650, Method (Fig. 5-1) 217 C T 2 = 260 C T 1 = 230 C 19

19 Prüfung durch Inspektion und Messung IPC Sichtkontrolle, 3.4 Leiterplattenmaße Kanten, Laminatfehlstellen, Fehlstellen im Loch, Kennzeichnung, Haftfestigkeit/Metallisierung, Verarbeitungsgüte/Sauberkeit Lochgröße, Restringe, Wölbung und Verwindung, Leiterbahnen Anschlussflächen: SMT, Drahtbonden, Direktstecker spezifische Grenzen für Kanten- und Oberflächenfehler Bewertungskriterien prüfen gemäß Arbeitstabelle: Anhang A in IPC-6012D oder Liefervertrag, wenn spezifiziert Abnahmekriterien in Workmanship Standards z. B. IPC-A-600 Abnahmekriterien für Leiterplatten IPC-A-610 Abnahmekriterien für elektronische Baugruppen 20

20 Belichtungsfehler: Kurzschluss, Vorsprung elektrische Prüfung IPC-6012D Kap Flächenschliff A optische Inspektion Querschliff A-A A LPKurz-innenDurchlicht.jpg LPKurz-innenQuer.jpg 2000-limi_ jpg 21

21 Leiterbreitenreduzierung IPC-6012D Abschnitt Reduzierung > 30%: Unzulässig - Klasse 1 > 20%: Unzulässig - Klasse 2,3 Bildquelle: IPC-A-610F, Bild

22 Visuelle Bewertung: Lötstoppmasken-Versatz IPC-6012D Lötstoppmasken-Abdeckung 2000-macro_ jpg 0,75mm Versatz akzeptabel PROBLEM: OFFENE LEITERBAHN Anderes Potenzial als das Pad 2000-macro_ jpg Versatz zu groß: Rückweisungsgrund a) Leiter dürfen nicht offen liegen 23

23 IPC-6012D Laminatfehlstellen Fleckenbildung Delaminierung Inspektionsaufnahmen Ultraschallbilder C-Scan 10MHz 2000-limi_ jpg unkritisch T_2000-macro_ jpg kritisch REF_01.PCX 24 Quelle für Ultraschallbild: ZµP der TU Dresden

24 Leiterplattentechnologie für CSP-Verdrahtung Cu-Folie Prepregs Kern Prepregs Cu-Folie Vorgefertigte Innenlage (Kern, strukturiert) Verlegen und Verpressen Quelle: 26

25 Das Innenleben ist schwer zu entdecken 3.6 Strukturelle Integrität Thermischer Stresstest Anforderungen an Testcoupons oder Leiterplatten mit Schliffprüfung Anforderungen an die Lötstoppmaske Quelle: IPC-6012D DE, Bilder 3-17 & 3-18

26 Schliffprüfung: DK nach thermischem Stress Kupfermetallisierungsfehlstellen Metallisierungsfalten/-einschlüsse Grate und Knospen Glasfaseraustritt Dochteffekt (im dielektr. Material) Klasse 1-125, 2-100, 3-80 µm Innenlageneinschlüsse (an der Anbindung zur Lochmetallisierung) Innen- & Außenlagen-Folienrisse, Hülsenkantenrisse Innenlagen-Ablösung, Separationen entlang der senkrechten Kante der Außenlagenanschlussfläche Metallisierungsseparation Separation zw. Lochwand & Hülse (Harzrückzug) Abgehobene Anschlussflächen 28 Quelle: IPC-6012D DE, Tabelle 3-10

27 Analysebereiche, Typische Schliffprobe Rev D 1. Wärmezonen bis zu 80 µm Abstand vom Kupfer 2. Laminat-Poren & Risse vollständig in Wärmezonen unkritisch 3. Delaminierung/Blasenbildung an jeder Stelle kritisch 29 Quelle: IPC 6012D Bild 3-13

28 IPC 6012D: Tabellen 3-4 & 3-5 Minimalanforderungen an die Oberflächen- und Loch-Kupfermetallisierungen Verbindungslöcher, nicht-durchgehende Verbindungslöcher und Sacklöcher Microvias (Sacklöcher und nicht-durchgehende Verbindungslöcher) 30

29 Anforderungen an die Schliff-Ausführung Betrachtungsebene im Vertikalschliff innerhalb 10% vom Lochdurchmesser außerhalb in der Lochmitte Dokumentation der Schliffebene 49 µm Cu 32 µm Cu 31 Quelle: IPC 6012D Kap

30 Problem in der Leiterplattenfertigung: Chargentest gefordert Dicke der Kupferhülse Ziel: Fehler: Schichtdicke Abweichungen erfüllen die Kriterien nicht erfüllt die Anforderungen Bild 338a Bild 338c Quelle: IPC-A-600H, Kupferschichtdicke Lochwand 32

31 Im Schliff zu überprüfen 3.6 Strukturelle Integrität Leiterplatten müssen die Anforderungen an die strukturelle Integrität thermisch gestresster Testcoupons (siehe 3.6.1) gemäß erfüllen Tabelle 3-10 Unversehrtheit durchmetallisierter Löcher nach Stressbehandlung Bild 3-10 Rissarten A-F A B C D E F A1A2A3 A1D2D3 A1*D2D3 D1D2D3 D1D2D3 D1D2D3 *nur auf einer Lochseite, nur Anriss 35 Quelle: IPC 6012D DE

32 Beispiel 1: Fehler im Leiterplattenprozess: Umlaufender Hülsenriss IPC-6012 Tabelle 3-10 & Bild 3-10 E-Riss 100 µm 0,5mm 50 µm 36

33 visible after assembly, maybe PCB manufacturing problem Blasloch nach Wellenlötung Vereinzelte kleine Blaslöcher: Prozessindikator Aufsummierte Bedingung berücksichtigen evtl. Fehler Bild 5-9 IPC-A-610F Bild 3310C IPC-A-600H Lötstellen - Anomalien Plating Voids - Nadellöcher/Blaslöcher hier entstehen Blaslöcher Analysieren / Schliff PCB Chargenproblem Fehler 37

34 Pore im Hülsenkupfer kann zum Blasloch führen; Grenzkriterien: IPC-A-610E IPC-6012D Tabelle 3-7 &

35 IPC-A-600H: Plating Voids No more than 1 void per coupon or board No voids > 5% of total board thickness No voids at interface of internal conductor Voids are < 90 of the circumference Acceptable all Classes Figure 3310b Acceptable all Classes 2014, IPC, Bannockburn, IL All rights reserved. For use only in IPC Training Programs leading to Official IPC Certification S6-39 2/4

36 IPC-A-600H: Plating Voids More than 3 voids per coupon or board Voids > 5% of the total board thickness Voids > 90 of the circumference Nonconforming all Classes Figure 3310c Nonconforming all Classes 2014, IPC, Bannockburn, IL All rights reserved. For use only in IPC Training Programs leading to Official IPC Certification S6-40 4/4

37 Typische Fehlerbilder in Mehrlagenleiterplatten PTH = Plated-Through Hole/ DK = Durchkontaktierungen fehlende Innenlagenanbindung 43 Quelle: Klein Wassink, Verguld Manufacturing Techniques for Surface Mounted Assemblies

38 Prüfung der Innenlagen-Anbindung im Querschliff IPC-6012 Harzverschmierung schlechte Anbindung ( Separation ) InnenguteAnbindung.jpg gute Anbindung InnenschlechteAnbindung.jpg 44

39 Einfach nur FR4? Thermische Belastbarkeit Montageprozess Betriebsbedingungen z. B. FR4 gemäß IPC 4101/21 Tg C T min. T s acc. IPC-TM Td: keine Angabe 51

40 Scherbruchflächen auf Cu/OSP*; Lot: Sn-Pb36-Ag2; Bauelement: R rem_ rem_ E2: 10 min. 250 C E3: 60 min. 250 C Bruch im Lot Bruch in der Leiterplatte *OSP = Organic Solderability Preserve (organische Passivierung) 52

41 War die Leiterplatte zu schwach oder Folgen zu starker Belastung im Prozess: Leiterplatten-Schäden durch Handlöten Lötseite IPC-A-610E, Abbildung IPC-A-610E, Abbildung Harz-Zersetzung, Padlifting, Kupfer-Leaching Simulation einer manuellen Reparaturlötung Lötbelastung 350 C (jeweils rechte Lötstelle) SAC = Zinn-Silber-Kupfer-Lot 53 Quelle: Fraunhofer ISIT, AiF Projekt N

42 War die Leiterplatte zu schwach oder Leiterplatten-Schäden durch Handlöten - Harz-Zersetzung, Padlifting, Kupfer-Leaching Lötseite Simulation einer manuellen Reparaturlötung Lötbelastung 350 C (jeweils rechte Lötstelle) 54 Quelle: Fraunhofer ISIT, AiF Projekt N

43 War die Leiterplatte zu schwach oder Leiterplatten-Schäden durch Handlöten - Harz-Zersetzung, Padlifting, Kupfer-Leaching Lötseite Lötseite Simulation einer manuellen Reparaturlötung Lötbelastung 10s und 375 C (jeweils linke Lötstelle) 55 Quelle: Fraunhofer ISIT, AiF Projekt N

44 bleifrei Basismaterialien Kennwerte Entsprechend IPC-4101D (Juli 2015) IPC-4101D Spec ANSI-Name FR-4.0 FR-4.0 FR-4.0 FR-4.0 FR-4.0 FR4 Füllstoffe 5% ja ja nein nein ja? nein Tg 150 C 110 C 110 C 150 C 170 C 170 C Td 325 C 310 C 310 C 325 C 340 C 340 C CTE-Z C 3,5% 4% 4% 3,5% 3,0% 3,5% T260 30min 30min 30min 30min 30min 30min T288 5min 5min 5min 5min 15min 15min STII berechnet

45 IPC 6012: Tabelle 4-1 Qualifikationstestcoupons 57

46 AB/R Testcoupon Layout / IPC-2221B 58

47 IPC 6012: Tabelle 4-2 C=0 Stichprobenplan (Probenumfang abhängig vom AQL-Wert) 59

48 Freigabeprüfung: Art und Häufigkeit 60

49 Überprüfung der Leiterplatten-Qualität Material-Auswahl: IPC-4101 (Basismaterial) Aufgabe der Entwicklung / F&E-Phase Qualifizierungsphase: Validierung der Eigenschaften Produktionsphase: Ausgangs-/Eingangsprüfung Freigabeprüfungen: IPC 6012 (starre LP) Kap. 4.2 Probenplan Qualitätsprüfung (Übereinstimmung) Testcoupons Freigabe-Prüfung und Häufigkeit Spar die Eingangsprüfung, kauf Qualität Folgekosten Vertrau dem für Lieferanten! Materialfehler nicht Er kriegt planbar Geld dafür! erkenne den Wert der Eingangsprüfung!?????? 61

50 Der Kurs bietet den Einstieg in den Standard IPC Hier wird die Anwendung in der Leiterplatten- und Baugruppenfertigung vermittelt: Leiterplatten werden ohne und mit thermischem Stress bewertet; Ordnung der Inspektionskriterien nach Produktklasse & Chargengröße Standard-Leistungsanforderungen an Leiterplatten Anforderungen an Endschichten und Beschichtungen (z.b. ENIG, OSP, HASL, ENEPIG, Lötstoppmasken) Aktionshinweise für QA Manager im Fehlerfall Richtlinien für thermisches Stressen von Leiterplatten und Bewertung der inneren Beschaffenheit IPC-6012: Qualifikation und Leistungs-Spezifikation für starre Leiterplatten 64