Das Projekt. Die Leiterplatte. FED-Konferenz Bamberg September 2008

Ähnliche Dokumente
16. FED Konferenz Bamberg. 26. September DaCapo. Claudia Mallok / Gerhard Eigelsreiter / Arnold Wiemers. Das Projekt. Die Leiterplatte 2010

17. FED Konferenz Magdeburg. 26. September Finale. Claudia Mallok / Gerhard Eigelsreiter / Arnold Wiemers. Das Projekt. Die Leiterplatte 2010

LeiterplattenAkademie Das Projekt 2010

15. FED Konferenz Bremen. 14. September Claudia Mallok / Arnold Wiemers. Das Projekt. Die Leiterplatte 2010

LeiterplattenAkademie

Die Leiterplatte 2010

LA - LeiterplattenAkademie GmbH. Aufgaben - Projekte - Schulungen

LeiterplattenAkademie

LP2010 R3 Design und Realisierung von High-Speed-Hardware

Multilayersysteme. Voraussetzung für die schnelle Verarbeitung hoher Datenraten. Arnold Wiemers

Try to imagine. Stellen Sie sich vor wenn Echtzeit das bedeuten würde, was das Wort sagt: Echtzeit. Technische Präsentation

Seminar Leiterplatten 2...Multilayersysteme

Seminar Leiterplatten 3...HighSpeedLeiterplatten

LeiterplattenAkademie. Leiterplatten 46 Grundlagen der Leiterplattentechnik. Arnold Wiemers. Seminar und Tutorial

Arnold Wiemers. Kostenorientiertes Design. elektronischer Baugruppen

LeiterplattenAkademie. Leiterplatten 50...Basismaterial. Arnold Wiemers. Seminar und Tutorial

Kathrin Fechner Arnold Wiemers. Die Leiterplatte 2015

Dokumentation die ungeliebte Aufgabe Jeder Designer hat mittlerweile

Leiterplatten 6 Hochschulseminar

cad1 Elemente des CAD-Designs für Leiterplatten

GERBER. Helmut Mendritzki / Arnold Wiemers. LeiterplattenAkademie. Tagesseminar oder 2-tägiges Seminar mit Workshop

Leiterplatten 1. Arnold Wiemers. LeiterplattenAkademie. Seminar


Lernen Wissen Handeln. Informationen zu den Abonnements auf dem ISW-Lizenzserver. Arnold Wiemers

Schulungsprogramm. Design-Kurse / Seminare mit Abschluss zum «ZED Level I IV» FED e.v. E. Reel/ R. Thüringer

High-Speed-Design mit CADSTAR SI Verify und P.R.Editor

Leiterplattenpraxis. Beispiele Layout und Produzierfähigkeit

LeiterplattenAkademie

Leiterplatten 18 Flexible Leiterplatten

Webinar 2014: Vorteile für Starrflex & Co.: Impedanzkontrolle für gute Signalintegrität. Würth Elektronik Circuit Board Technology

Leiterplatten 72...Konstruktion und Analyse von CAD-Layouts und Leiterplatten

Wir lassen Ihre Ideen Realität werden

Dr. Hans-Jörg John Seminar. ddb1 Design Digitaler Baugruppen unter Berücksichtigung von Signal und Power Integrity Aspekten

Webinar 2013: Verbesserte Signalintegrität durch impedanzangepasste Leiterplatten

D A S I N S P E K T I O N S S Y S T E M Q U A L I T Ä T S S I C H E R U N G

Leiterplatten 37...ImpedanzdefinierteLeiterplatten

Schindler & Schill GmbH Bruderwöhrdstr. 15b Tel: Regensburg info@easylogix.de Deutschland Web:

tecnotron elektronik gmbh tecnotron elektronik gmbh Frohe Weihnachten und ein erfolgreiches neues Jahr Newsletter 11 Wundertüte

Entwicklung und Fertigung

Seminare + Tutorials: Schaltungsentwicklung CAD-Design CAM-Bearbeitung Leiterplattentechnologie Baugruppenproduktion

Die Hochstromleiterplatte Systemintegration von Stromschienen und Elektronik

Einführung in das Hardware- und Leiterplattendesign

Leiterplatten 31 KFZ- und EMobilität

agosense.fidelia Tutorial Branching und Merging

Mentor Graphics Usergroup

Automatic PCB Routing

Technisch-Physikalische Anforderungen an die Signalübertragung auf Leiterplatten

ELEKTRONIKPRAXIS Marktübersicht: Anbieter für das Leiterplatten-Design

Entstehungskette für Elektronik Systeme

Rainer Taube Seminar bgt1 Baugruppentechnologie Strategien und Verfahren für die Fertigung von zuverlässigen elektronischen Baugruppen

LeiterplattenAkademie. Arnold Wiemers. Seminar Leiterplatten 4. Explizite und detaillierte Berechnungsmodelle für CAD, CAM und Leiterplattentechnik

Entstehungskette für Elektronik Systeme

Leiterplatten & Baugruppendesign Übersicht. Leiterplatten & Baugruppendesign Bewertung: Leiterplatten & Baugruppendesign Bewertung:

Wärmemanagement Cooling Tools Referent: Bert Heinz

Webinar HDI Microvia Technologie - Kostenaspekte

BILDBEARBEITUNG FÜR ANDROID

VORSCHAU. Thema: VI Knowledgeware Titel: KBE-Beispiel: Schweißzange - Aufbau des KBE-Modells der Schweißzange (308 S.)

Kompaktes Hardware-Wissen rund um die Installation der einzelnen Komponenten im PC

Werden Sie Sponsor oder Aussteller!

Erstellen und Einlesen FEMAG-spez. DXF-Files mit Anwendungen

Protokoll RiMEA-Projekt

Agenda - PULSONIX Schulung - 1. TAG

Den Lagenaufbau einer Leiterkarte planen, Teil 3

Effiziente Methoden zur parametrischen Gestaltoptimierung von Strömungskanälen. Mohammad Rustaee ISKO engineers

21. Kapitel / Arnold Wiemers

Leiterplatten- und Baugruppentechnologie

Workshop 5. Diskutieren Sie den Problemfall Bauelement (Fehler bei der Verarbeitung)

AK Design Chain für Elektronik Systeme

ISO / FuSi Funktionale Sicherheit Road Vehicle - Functional Safety

10. Kapitel / Arnold Wiemers

Specmate Auf Knopfdruck von Anforderungen zu Tests

Signalintegrität: Impedanzanpassung in Verbindung mit der Entflechtung von BGAs Seite 1

EMV-gerechtes Schaltungsund Gerätedesign

LEISTUNGEN. CNC-Fräse im Einsatz. Datron M10 im Einsatz. Bestückte Platine

Konstruktion des Bolzens

6. Kapitel / Jennifer Vincenz

Embedded Systems Hardware Entwicklung. Summer School 2017

Prozeße, Möglichkeiten und Strategien für komplexere Baugruppen. Das Pluggen von Leiterplatten

Kompendium für Hardware-Entwickler

Arnold Wiemers. Strategien für den Aufbau von Multilayern unter dem Aspekt der Zuverlässigkeit. LeiterplattenAkademie

Agenda. Durchgängiger Einsatz Hardware-unabhängiger Testfälle im MiL-, SiL- und HiL-Test

Regeln Regel n für di ür e di Nutzen ges tzen ges ltun tun Sven N ehrd r ic i h Jenaer aer L eit ei er t p er lat l t at en Gm G b m H

Wann lohnt sich GUI- Testautomatisierung?

Arnold Wiemers. Aspekte der Leiterplatten- und Baugruppenproduktion

CAD- und EDA-Entwicklungen von Prazisionsplatinen

agosense.fidelia Tutorial Arbeiten mit Change Sets und Baselines

CAE Grundlagen. Prof. Metzler 1

PRESSENOTIZ. Innovation inklusive

Relaunch Website Vorbereitung Kickoff Meeting

TRIDOX Tools & Technosystems

Seit dem Bestehen der Firma KTT Testengineering GmbH ist der Adapterbau ein we sentlicher Bestandteil der Qualtätssicherung

Embedded Linux Automatisierung für die Zukunft

Kompaktes Hardware-Wissen rund um die Micro-Prozessor-Technik

Strategien für die Konstruktion und Produktion elektronischer Baugruppen. ZVEI AK Design Chain, Tagung bei ILFA Hannover am Harald Pasterk

CANape Option Bypassing

Ihr Durchblick bei Flex / Starrflex / FR4 Semiflex

DSO. Die Wahl des richtigen Tastkopfes

ENGINEERING INDUSTRIALIZATION (NPI) SUPPLY CHAIN MANAGEMENT PRODUCTION AFTER SALES. Ihr Partner für Industrie-Elektronik

JUILIET- JTAG Unlimited Tester Am Beispiel eines Automotive-Projekts. Ingenieurbüro Winklhofer

18. Kapitel / Arnold Wiemers

Transkript:

Das Projekt Die Leiterplatte 2010 FED-Konferenz Bamberg 26.-27. September 2008

DaCapo 16. FED Konferenz Bamberg Claudia Mallok Gerhard Eigelsreiter Arnold Wiemers Das Projekt Die Leiterplatte 2010 26. September 2008 1 1. Anforderungen an Baugruppen Geschwindigkeit und Integration Die zunehmende Leistung der integrierten Bauteile verändert die Anforderungen an das physikalische Umfeld der Leiterplatte. Bei Übertragungsfrequenzen > 1 GHz, bei Pulsanstiegszeiten < 3 ns und bei Datenraten > 1 GBit müssen elektronische Baugruppen als High-Speed- Schaltungen/Baugruppen eingestuft werden. Für die Konstruktion von Leiterplatten müssen heute strategische und funktionale Aspekte beachtet werden. 2 1

1.1 Strategische Optionen Physikalische Anforderungen Impedanz SingleEnded Impedanzen Differentielle Impedanzen EMV Abschirmung / Kantenkontaktierung Kapazitive Powerplanes Breitbandentkopplung Entwärmung Signalintegrität Funktionsstabilität Si gn ali nt eg rit ät Kantenkontaktierung Entwärmung ML-System 3 2. Das Projekt Die Leiterplatte 2010 Die Idee Die LP2010 steht als Synonym für die Applikationsplattform Meltemi der Fa. Unit^el aus Graz. In der ELEKTRONIKPRAXIS wurden 14 Kapitel über die gesamte Entwicklung dieser Baugruppe vom Layout bis zum EMV-Test veröffentlicht. Die Autoren haben Entscheidungshilfen gegeben und Alternativen beschrieben, die bei einer so komplexen Herausforderung eine erfolgversprechende Lösung für eine stabile Board-Hardware darstellen. Es ist die Idee entstanden, die LP2010 als praxisbezogenes Gemeinschaftsprojekt über einen längeren Zeitraum mit mehreren Partnern weiterzuführen. 4 2

2.1 Das Projekt Die Leiterplatte 2010 Die Aufgabe Die Projektteilnehmer sind der Überzeugung, daß nur die gemeinsame, partnerschaftliche Herangehensweise an ein progressives Projekt die erhofften Erfolge verspricht. Die Aufgabe ist : Mehrere Partner entwickeln das CAD-Layout für die LP2010 parallel auf ihren Tools nach. Während der Laufzeit der CAD-Entwicklung wird die Vorgehensweise in Projekttagebüchern protokolliert und dokumentiert. Es wird eine der wichtigen Aufgabenstellungen sein, zu beschreiben, welche Kompetenz seitens eines/einer Layouters/in erforderlich ist, um eine solche CAD-Konstruktion umzusetzen. 5 3. Das Baugruppenkonzept Die Leiterplatte 2010 Die LP2010 basiert auf er High-Speed-CPU meltemi der Fa. Unit^el, einer Entwicklung von Herrn Gerhard Eigelsreiter. Eigenschaften Datatransfer > 4 GBit/s EMV-Stabilität Signalintegrität Impedanzdefiniert MPS C-Gruppen Die Baugruppe LP2010 6 3

3.1 Das Baugruppenkonzept Blockschaltbild Das Blockschaltbild für die LP2010 Unit^el / LeiterplattenAkademie Seminar LP2010 7 4. Bauvarianten Baugruppen für das Projekt LP2010 Die Projektpartner haben bis jetzt drei CAD-Layouts fertiggestellt. Für das Layout gab es Rahmenvorgaben. Außerhalb der Vorgaben stand es den Layoutern/innen frei, das Layout zu gestalten. Der Lagenaufbau, die Plazierung der Bauteile, die Vorgaben für das Routing sind nach eigenem Ermessen bestimmt worden. Damit entsteht ein Produkt, das die Alltagssituation abbildet. Es ist immer zu erwarten, daß bei gleicher technologischer Anforderung das Layout eine individuelle Ausprägung bekommt. Die erste Charge der herzustellenden Baugruppen wird diese Ausprägung unverfälscht umsetzen. Als Variante, ohne Veränderung des Layoutes, werden Baugruppen mit einer Kantenmetallisierung gefertigt. Die Ergebnisse der EMV-Prüfungen für diese Baugruppen werden die Entscheidungsgrundlage für weitere Chargen sein. 8 4

4.1 Bauvarianten Baugruppen für das Projekt LP2010 9 4.2 Aufbau-Varianten Fixpositionen Fixe Bauteilpositionen im Layout Montage der Layouts übereinander + 10 5

4.3 Aufbau-Varianten Layouts im Vergleich ilf8i160 ilf8i171 11 4.4 Aufbau-Varianten Die Multilayer-Baupläne Bauplan für die CAM-Nummer ilf8i172 Die Multilayer-Baupläne sind für alle CAD-Layouts unterschiedlich. Die Anzahl der Signalebenen und der Stromversorgungsebenen variiert. Die Verteilung der Signale variiert. Die geometrischen Vorgaben für die Umsetzung diverser funktionaler Eigenschaften (Impedanz, Signalintegrität) variieren. Die Variationen liegen im Ermessen des Designers/der Designerin. 12 6

4.5 Aufbau-Varianten Die Multilayer-Baupläne Bauplan für die CAM-Nummer.. ilf8i171 ilf8i160 13 4.6 Aufbau-Varianten Der Vergleich zum Original (1) Original und Variante ilf8i160 ilf8i160 14 7

4.7 Aufbau-Varianten Der Vergleich zum Original (2) Original und Variante ilf8i171 ilf8i171 15 5. Analysen Baugruppen für das Projekt LP2010 Die erste Analyse der CAD-Layouts, die von der Gruppe erstellt worden sind, erfolgt über die Inspektion der Gerber-Daten. Der Fokus richtet sich auf die Stromversorgung und auf die Führung der impedanzdefinierten Einzel-Leitungen für die Übertragung von Single-Ended-Signalen, respektive auf die Geometrie von Leitungspaaren für die differentielle Übertragung. Damit werden alltägliche Situationen erfaßt, die sich automatisch beim Erstellen eines Layoutes ergeben. Es ist offensichtlich, daß die Parametrisierung von Vorgaben für das Routing komplex ist. Dabei ist nicht bewiesen/widerlegt, ob in einem Software-Programm die Abbildung ALLER Parameter überhaupt möglich ist. Es ist ebenso offensichtlich, daß die Alltagsroutine des Layouters/der Layouterin viele kleine Großzügigkeiten mit sich bringt. Vor dem Hintergrund der Anforderungen an High-Speed-Baugruppen ergeben sich daraus im Detail sehr viele mögliche Verbesserungen. 16 8

5.1 Analysen Powerplane-Geometrien Die Geometrie der Powerplane soll rechteckig sein. 17 5.2 Analysen Die Struktur von Mäandern Der Leiterbahnabstand benachbarter Schleifen ist hier zu gering. 18 9

5.3 Analysen Die Anbindung von Leiterbahnen Die Leiterbahn muß von außen an den Stecker angebunden werden. 19 5.4 Analysen Ausgleichsbögen Der Abstand im Ausgleichsbogen ist zu gering. 20 10

5.5 Analysen Schlitze in Powerplanes Der Schlitz verändert die Impedanz auf der Stromversorgungsebene. 21 5.6 Analysen Referenzbezüge Den Signalleitungen fehlt über den Freistellungen der Massebezug. 22 11

5.7 Analysen Segmentierungen in Powerplanes Die Segmentierung der 3V3-Plane ist nicht von Vorteil. 23 5.8 Analysen Impedanz von Stromversorgungssystemen 24 12

Anhang 25 8. Anhang / Das Projekt LP2010 Die Mitglieder der Projektgruppe LP2010 Unit^el Graz Herr Gerhard Eigelsreiter ELEKTRONIKPRAXIS Vogel Industrie Medien Würzburg Frau Claudia Mallok FED Berlin DesConTec GmbH FlowCAD Services München-Feldkirchen Herr Ronald Weber Herr Martin Wrchotka ILFA GmbH Hannover Frau Jennifer Vincenz Herr Arnold Wiemers Beratung, Projektkompetenz Veröffentlichung, Seminare Projektleitung, Print-Medien Diskussionsforum im Internet Webcast, Abschlußpräsentation Beratung, Forum FED-Konferenz CAD-Layout Leiterplattenkonstruktion CAD-Layout, Leiterplattentechnologie Assistenz zur Projektleitung 26 13

8.1 Anhang / Das Projekt LP2010 Die Mitglieder der Projektgruppe LP2010 Taube Electronic GmbH CAD-Layout Berlin Beratung Herr Rainer Taube Leiterplattenkonstruktion Frau Lange Bestückung der Baugruppen Herr Paape IDS Schwalbach a. Ts. Herr Thomas Fend CAD-Layout Leiterplattenkonstruktion Leiterplatten Akademie LeiterplattenAkademie Berlin Frau Kathrin Fechner Veröffentlichungen, PR Seminare, Marketing ILFA Akademie Hannover Frau Katja Nordhausen Veröffentlichungen, Marketing Tutorials 27 8.2 Anhang / Das Projekt LP2010 Einige Mitglieder der Projektgruppe LP2010 Jennifer Vincenz Roland Krammer Gerhard Eigelsreiter Gerd Prillwitz Ronald Weber Rainer Taube Thomas Fend 28 14

8.3 Anhang / Das Projekt LP2010 Unterstützung Die Projektpartner erhalten externe Unterstützung : Projektpartner Externes Unternehmen Ansprechpartner ILFA Fa. tecnotron Herr Schulte TAUBE Polar Instruments Herr Reischer DesConTec Fa. FlowCAD Herr Müller FlowCAD Fa. Zitzmann Herr Hartmann Fa. Ansoft Herr Prillwitz IDS Mentor Graphics Herr Menzel HS Gießen / privat Herr Prof. Thüringer 29 9. Anhang / Freigabe der Dokumente Perspektiven Herr Eigelsreiter hat alle Schaltpläne, Netzlisten, Bauteillisten und Mechanikdaten freigegeben. Die Daten für die Erstellung des Layouts LP2010 werden als Download über die Site der ELEKTRONIKPRAXIS zur Verfügung gestellt. Der Termin wird in der ELEKTRONIKPRAXIS bekannt gegeben (Domain : www.leiterplatte2010.de). Die Freigabe gilt auch für die Daten, die während der Projektarbeit der Gruppe entstehen. Die Baugruppe könnte dann komplett nachentwickelt werden. In der letzten Ausbaustufe liegen die Layoutdaten der Projektgruppe im Original vor, inklusive aller Bibliotheken, Constraints und Netzlisten. Die Bedingungen sind : 1) Die Weitergabe der Daten erfolgt unter Haftungsausschluß. 2) Es erfolgt eine Registrierung durch die ELEKTRONIKPRAXIS. 3) Die Ergebnisse werden allgemein zugänglich veröffentlicht. 30 15