Entwicklung von Lötprozessen mit Au/Sn für optoelektronische und höchstfrequente Anwendungen Hermann Oppermann Seite 1 Schmelztemperatur Zugfestigkeit 270 MPa AuSn20 356 C AuGe12 309 C PbAg1.5Sn1 280 C AuSn20 185 MPa AuGe12 232 C SnSb5 227 C SnCu0.7 221 C SnAg3.5 217 C SnAg4Cu0.7 AuSn90 199 C SnZn9 183 C PbSn63 157 C In 55 MPa SnZn9 SnBi58 143 C InAg3 50 MPa SnAg3.5 138 C SnBi58 40 MPa PbSn63 SnSb5 118 C SnIn52 25 MPa PbAg1.5Sn1 12 MPa 5 MPa SnIn52 Sn100 InAg3 2 MPa In Seite 2 Das AuSn-Lot Vorteile: flussmittelfreies Löten gute Benetzung kriechbeständig korrosionsbeständig kompatibel zu Gold Flussmittelfreies Löten besonders geeignet für die Optoelektronik
Au-rich Sn-rich 278 C e 2 252 C p: η ε+l 1 L 1 +Au ε 217 C e 1 Seite 3 Die Bonding von Hochleistungs-Laserbarren Einzel-Laser auf Diamant- Wärmespreizer (p-side down) 400 x 600 x 100 µm³ Laserbarren p-side down auf CuW Wärmespreizer und Mikrokanalkühler 10000 x 600 x 100 µm³ Seite 4 Laserbarren: 30 bis 100 W optische Ausgangsleistung und 30 bis 100 W thermische Verluste ~10 W/mm² oder 1000 W/cm²; T junct < 70 C Stefan Weiss
10 60 70 80 90 heat flow [mw] 2,0 1,5 1,0 0,5 0,0-0,5-1,0-1,5-2,0-2,5-3,0-3,5 AUSNPd 65-25-10 1.heating 1.cooling Bonden dünner Schichten: AuSn auf Cu, Ni, Pd, Pt -4,0 260 270 280 290 300 310 320 330 340 350 360 temperature [ C] Pd 10 90 20 80 30 70 at. % Sn 70 60 50 40 60 50 40 at.% Pd 30 90 Sn 80 Sn+ AuSn 4 (Pd) +PdSn 4 (Au) PdSn 3 (Au) AuSn 2(Pd) + AuSn 4(Pd) PdSn(Au) +AuSn(Pd) +AuSn 2(Pd) 20 30 40 50 at. % Au 20 10 Au Sabine Nieland Reaktion des AuSn-Lots mit Barriere-Metallisierungen thickness of intermetallic (µm) 10 8 6 4 2 Cu Cr Ni Pt Pd 0 0 5 10 15 20 25 30 35 40 45 50 square root of time (h 1/2 ) ln (k (µm/h 1/2 )) -2,1-2,2-2,3-2,4-2,5-2,6-2,7-2,8-2,9-3,0-3,1-3,2-3,3-3,4-3,5-3,6 0,00210 0,00215 0,00220 0,00225 0,00230 0,00235 0,00240 1/temperature (K) Ni Pd Pt Seite 6 Sabine Nieland
Fehleranalyse am Übergang AuSn auf Ti/Pt (InP Laser) REM-Ansicht nach Ätzen des GaAs. Es zeigen sich dunkle und helle Bereiche. Barriere hat sich aufgelöst. Laser, GaAs Metallisierung solder Ätzen Au 5 Sn oder ζ Typ Au83 Sn11 Ti6 AuSn oder δ Typ: Au56 Sn33 Pt11 Seite 7 Rafael Jordan Optoelektronische Module Optical Submount Assembly OSA Seite 8 Optischer Strahlengang incl. Spiegel und Niveauanpassung sind in die Siliziumbank integriert Elektrische Anschlüsse und Lotlandeflächen auf Silizium realisiert Weniger Komponenten (keine Podeste, keine Zusatzhalterung für Fasern) Nur eine Lotsorte (AuSn) Lot auf der Siliziumbank aufgedampft Genaue Montage der Monitor-Diode zum geätzten Spiegel: 10 µm Präzisions-Montage der Laser-Diode zu den V-Gräben: 1 µm Laser-Diode wird p-side down montiert Aktives oder passives Faser-Alignment Gordon Elger optical fibre V-groove monitor diode laser diode silicon bench PIN diode Si bench TOSA ROSA
Transmitter Optical Sub-Assembly (TOSA) monitor diode has been removed Seite 9 Receiver Optical Sub-Assembly (ROSA) passive aligned fiber Seite 10
Präzisions-Montage von Optischen Sub-Assemblies 10 Gb/s Ethernet Receiver-Modul Seite 11 mit freundlicher Genehmigung von MergeOptics Hermetische Verkapselung galvanisch abgeschiedene Ringstrukturen, verschiedene Formen und Breiten Seite 12 AuSn auf Ni AuSn auf Au
Flip-Chip Selbstjustage Kostengünstige Flip-Chip Montage: Au+Sn Wafer Bumping Lot umschmelzen auf dem Wafer Vereinzelung einfache Pick & Place Bestückung flussmittelfreies Löten im Ofen Selbst-Zentrierung InP Laser-Diode InP flip chip PIN diode Flip-Chip PIN Diode V grooves Si substrate optical fibre Seite 13 AuSn Bump Reflow für die Flip Chip Montage Metallurgische Reaktionen: Au + Sn AuSn20 270 C 278 C Seite 14 279 C 282 C
AuSn Bump Reflow 5 Metallurgische Reaktion (DSC) Seite 15 heat flow [mw] 4 3 2 1 0 eutectic reaction Sn + AuSn 4 -> L 214 C peritectic reaction AuSn 4 + L -> AuSn 2 251 C eutectic reaction AuSn+AuSn 5 -> L 281 C 314 C -1 AuSn-Bumps, -2 10 K/min, exothermic reaction: 1. heating decomposition of AuSn 2 279 C -3 180 200 220 240 260 280 300 320 temperature [ C] Optische Schalter für schnelles Schalten großer Datenmengen 64x64 Nichtblockierende Schalter Phasengesteuerte Strahlauslenkung (Optical Phased Array) Schaltzeit < 20 nsec Vollständig integriert in IP Router Telecordia geprüft 20 ns Seite 16
Schaltprinzip Laufzeitänderung durch elektrisches Tuning des Brechungsindex Strahlauslenkung im freien Raum Einzelner Deflektor 128 Wellenleiter Seite 17 mit freundlicher Genehmigung von Chiaro Networks Ltd. Optische Schalter für schnelles Schalten großer Datenmengen GaAs Chip, Dimension 31x12 mm² 2048 optische Wellenleiter 2608 AuSn Bumps GaAs OEIC, Wellenleiter AuSn Bump Keramik Substrat Seite 18 by courtesy of Chiaro Ltd., Israel
Sn Au IMC Bumps mit dickeren Lotschichten as plated aged at 200 C AuSn 4 for 4 hours AuSn 2 transforms Sn to AuSn AuSn x Au Eutectic Au80Sn20 directly reflowed AuSn and AuSn 2 reflowed after aging Au Seite 19 Passive Justage Selbstzentrierung mit Anschlägen Laser chip Laser Diode platzieren PLC Z Y Lot schmelzen, benetzen X Seite 20 Laser erreicht seine Position
Passive Justage mechanische Anschläge und AuSn Bumps grobe Vorpositionierung Selbstzentrierung während des Lötprozesses Seite 21 Flip-Chip Montage kleiner Bumps mit hohem Goldsockel Vollständig umgewandelt in ζ Phase (Au 5 Sn) Seite 22
AuSn Mikro-Bumps Projekt mit JoiLIT (Tokyo) Pixeldetektoren mit hoher Anschlussdichte Hochfrequenz-Anwendungen Matthias Hutter, Maria von Suchodoletz, Tina Thomas, Hermann Oppermann, Katrin Scherpinski, Gunter Engelmann Seite 23 Bumping und FC Montage von 77 GHz Radar Frontend Sensors (Automotive) Galvanisch abgeschiedene AuSn Bumps Seite 24 AuSn Bumps nach dem Umschmelzen Röntgenbild nach der Montage
77 GHz Radar Frontend Sensoren Seite 25... auf LTCC Keramik-Substraten: Cu/Ni/Au Metallisierung 77 GHz Radar-Module Projekt KomModul (UMS, FBH, IAF, IZM) 79 78 Matthias Klein, Matthias Hutter, Nicole Schmäck, Hermann Oppermann, Gunter Engelmann, Michael Töpper, Jürgen Wolf, Oswin Ehrmann Seite 26 freq (GHz) 77 76 75 W-band oscillator before after assembly 5s5 7s5 9s5 0 2 4 6 8 10 V d (V)
AuSn Flip-Chip für 100 GHz schnelle Photodetektoren HF Testvehikel Projekt HF-OEAVT (HHI, IZM) InP HF Testchip (InP) bis 110 GHz Seite 27 Si Si / Cu / BCB / Au / BCB Rafael Jordan, Matthias Hutter, Maria von Suchodoletz, Hermann Oppermann, Gunter Engelmann, Michael Töpper, Jürgen Wolf, Katrin Scherpinski, Kerstin Orth, Lothar Dietrich GaAs HF Test Chip - Au & AuSn Bumping Dünnfilm-Substrate BCB - Cu / BCB / Au / BCB Flip Chip Bonding AuSn - Underfill - Zuverlässigkeitstest 0,6 0,4 Zuverlässigkeit von HF-Modulen 77 GHz Radarsensoren, Automotive Cruice Control (ACC) Cumulative Failure logln(1/(1-f)) 0,2 0,0-0,2-0,4-0,6-0,8-1,0-1,2-1,4 Seite 28 100 1000 Cycles A 30 µm B 50 µm C 30 µm A underfilled B underfilled C underfilled
Ergebnisse aus Zuverlässigkeitstest Fehleranalyse von Flip-Chip Testvehikeln Richtung zur Chip-Mitte Seite 29 Unvollständiger Ermüdungsbruch Nach Zugtest, Blick vom GaAs Delamination zwischen TiW und Au Bump Ergebnisse aus Zuverlässigkeitstest Fehleranalyse von Proben mit UNDERFILLER: Seite 30 IR Bilder durch das Silizium: Risse in der Leiterbahn unter dem Underfiller Querschliff: Riss entsteht zwischen Underfiller und Chipkante und trennt die Leiterbahn
High Brightness Flip Chip LED Wafer Level Montage 576 dice assembled on 4" Si wafer Flip-Chip LED Submount auf Metallkern-Leiterplatten LED AlN submount cross-section of assembled LED -package vias AlN submount SnAg3.5 Underfiller LED bumps x-ray image of assembled led-package Seite 32 solder balls cross-sction of one bump Metal Core + Thermoclad
Packaging von High Brightness LEDs für Frontscheinwerfer Entwicklung eines Gehäuses auf AlN-Basis LED Montage und Kontaktierung Herstellung und Applikation einer Konverterfolie für die Weißlichterzeugung Montage der LED-Gehäuse auf Metallkern- Leiterplatten EU-Projekt ISLE Rafael Jordan, Maria von Suchodoletz, Hermann Oppermann, Jörg Bauer Seite 33 High Brightness LEDs Entwicklungsziele Seite 34 Lichteffizienz verbessern: Höherer Brechungsindex des Verkapselungsmaterials gleichmäßige Phosphor-Verteilung für weißes Licht Lebensdauer erhöhen: Geringere Degradation der Verkapselung durch UV (Transparenz) Verbesserung des Phosphor Bleifreie Lote für Montage auf Metallkern-Leiterplatte Kosten senken: Reduktion des thermischen Widerstands für höhere Leistungen und Leistungsdichten
Wann ist der Einsatz von AuSn-Lot von Interesse? flussmittelfeie Montage keine Kontaminationen oder Reinigung korrosionsbeständig Hermetizität kriechbeständig langzeitstabil kompatibel zu Au, Pt, Pd, Pd/Ag Dünnfilm/Dickfilm Substrate, GaAs, InP kompatibel zu Ni/Au starre und flexible Leiterplatten hohe Festigkeit Test, Transport, Handling, Ermüdungsfestigkeit keine plastische Deformation kompensiert durch Goldsockel hoher Schmelzpunkt Hochtemperaturanwendungen geringes Phasenwachstum Hochtemperaturanwendungen Au/Sn Anwendungen: Optoelektronik, HF, MEMS, hermetische Verkapselung, hohe Temperaturen Aus den Anforderungen abgeleitete Aufgaben: Auswahl von Bondprozess, Lotzusammensetzung und Metallisierungen Seite 35