Interruptverarbeitung
|
|
|
- Reinhardt Martin
- vor 6 Jahren
- Abrufe
Transkript
1 Interruptverarbeitung Ein Interruptaufruf unterbricht die gerade ablaufende Befehlsfolge in der Weise, daß nach Beendigung des laufenden Befehls nicht der nächste Befehl des Hauptprogramms ausgeführt, sondern eine ISR (Service-Routine) aufgerufen wird. Als Interruptquellen sind möglich: Externe (Hardware-) Interrupts:» Nicht maskierbare (NMI) dienen zur Mitteilung von Katastrophenmeldungen (z.b. Netzausfall, Speicherparitätsfehler etc.). Sie haben höhere Priorität als die maskierbaren Interrupts.» Bei den maskierbaren Interrupts INTR (Interrupt Request) ist meist ein PIC- Baustein (Programmable-Controller), z.b. 8259A angeschlossen, der seinerseits z.b. mit 8 Interruptquellen (externer Geräte) verbunden ist. Mikro-Computer Folie: 1 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Interruptverarbeitung SW-Interrupt (Befehle, auch interner Interrupt) INT21 sind synchron zur Programmausführung INT3 hat eine Sonderstellung, da keine INT-Nr. folgt HW-Interrupt (Quelle: Peripherie) asynchron zur Programmausführung NMI (Non Maskable Interrupt) führt zu einem INT2 und tritt z.b. auf» bei einem Paritätsfehler im Speicher oder» bei einer fehlerhaften Busarbitrierung IRQ (Request)» hierbei handelt es sich um maskierbare Interrupts Exceptions (Quelle: Prozessor selbst) Auswirkungen wie bei SW-Interrupt» z.b. Division durch Null oder» ungültiger OP-Code (0D6H oder 0F1H); kein Co-Prozessor vorhanden Mikro-Computer Folie: 2 Prof. Dr.-Ing. Alfred Rozek Berlin TFH
2 UP contra ISR HP UP HP ISR1 ISR2 ISR3 CALL IRQ RET IRET IRET IRET HP: UP: CALL: RET Hauptprogramm Unterprogramm Unterprogrammaufruf Return from Subroutine ISR: IRQ: IRET Service-Routine Interrupt Request Return from Interrupt Mikro-Computer Folie: 3 Prof. Dr.-Ing. Alfred Rozek TFH Berlin INTERRUPT-Verfahren Nested Interrupt NMI INTR 0 INTR 1 INTR 2 INTR 3 INTR 4 INTR 5 INTR 6 INTR 7 HP Daisy Chain Peripherie Peripherie Peripherie CPU Abhängigkeit von Sammelleitung (geographische Lage) Mikro-Computer Folie: 4 Prof. Dr.-Ing. Alfred Rozek TFH Berlin
3 Interne Interruptverarbeitung (CPU: 8086) laufender Befehl wird beendet Interner INT? NMI? INTR? TF=1? IRQ IF=1? INTA-Zyklus Einzelschrittverarbeitung PUSH Flags Lösche IF und TF PUSH CS und IP ISR aufrufen ISR POP IP und CS POP Flags nächsten Befehl ausführen Mikro-Computer Folie: 5 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Interruptverarbeitung (CPU: 8086) nichtmaskierbarer Interrupt NMI 17 Logik INT Typ Befehl maskierbare externe Interrupts IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 INTR 18 INTO Befehl DIV Fehler INT4 INT0 PIC 8259A Einzelschritt (TF=1) INT1 Interruptquellen 8086-CPU Datenbus Mikro-Computer Folie: 6 Prof. Dr.-Ing. Alfred Rozek TFH Berlin
4 Kaskadierung von Controllern CPU 80x86 INT Vcc INTA Controller SP/EN 8259A A0 CS CAS 0..2 Master-PIC IRQ 0 IRQ 1 IRQ 3 IRQ 4 IRQ 5 IRQ 6 IRQ 7 IRQ 2 Controller NMI 3 GND SP/EN 8259A A0 CS CAS 0..2 Slave-PIC IRQ 8 IRQ 9 IRQ 10 IRQ 11 IRQ 12 IRQ 13 IRQ 14 IRQ 15 Mikro-Computer Folie: 7 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Typische Interruptverteilung in einem PC-AT (Advanced Technology) Kanal Interrupt Anwendungen (bezogen auf AT-Technik) NMI 02H Nicht maskierbarer Interrupt (Parität, Fehler auf Erweiterungskarten, Speicherauffrischung) IRQ 0 08H System-Zeitgeber (Kanal 0 des Timers 8253/54) IRQ 1 09H Tastatur IRQ 2 0AH Kaskadierung mit Interrupt 9 (vom Slave PIC) IRQ 3 0BH COM Port 2 IRQ 4 0CH COM Port 1 IRQ 5 0DH Paralleler Drucker LPT 2 (auch: Standard-Belegung durch Soundkarte (SB-Pro kompatibel)) IRQ 6 0EH Diskettenlaufwerks-Controller IRQ 7 0FH Paralleler Drucker LPT 1 IRQ 8 70H Echtzeituhr IRQ 9 71H Redirection zu IRQ 2 (ein IRQ 9 führt zu einem Aufruf des Handlers von IRQ 2) IRQ 10 72H reserviert bzw. frei (auch: PCI-Graphickarte) IRQ 11 73H reserviert bzw. frei (auch: PCI-Graphickarte) IRQ 12 74H reserviert bzw. frei (auch: PS/2 Maus) IRQ 13 75H Mathematischer Coprozessor (z.b.: 80x87) IRQ 14 76H Erste Enhanced IDE-Schnittstelle (gewöhnlich Festplatte) IRQ 15 77H Zweite Enhanced IDE-Schnittstelle (gewöhnlich CD-ROM) Mikro-Computer Folie: 8 Prof. Dr.-Ing. Alfred Rozek TFH Berlin
5 Port-Adressen im PC-AT Mikro-Computer Folie: 9 Prof. Dr.-Ing. Alfred Rozek TFH Berlin C-Programmbeispiel zum Maskieren und Aktivieren des NMI im PC-AT Mikro-Computer Folie: 10 Prof. Dr.-Ing. Alfred Rozek TFH Berlin
6 NMI und NMI-Maskierungsregister Mikro-Computer Folie: 11 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Interrupts brauchen Zeit t Task Interrupt Task CPU-Kontext sichern ISR-Kernel Entry function ISR-Kernel Exitfunction Service- Routine (ISR) Latenz Dispatch Anwender-Code der Interrupt Service Routine Recovery Response Systemverhalten und -zeiten bei einem Kontextwechsel Mikro-Computer Folie: 12 Prof. Dr.-Ing. Alfred Rozek TFH Berlin
Teil 5: Interrupt. Studiengang Technische Informatik (TI) Prof. Dr.-Ing. Alfred Rożek. nur für Lehrzwecke Vervielfältigung nicht gestattet
-Berlin Teil 5: Interrupt Studiengang Technische Informatik (TI) Prof Dr-Ing Alfred Rożek nur für Lehrzwecke Vervielfältigung nicht gestattet EMC45: Interrupt 4112002 Folie: 1 Prof Dr-Ing Alfred Rozek
Übung zu Betriebssystembau (Ü BS)
Übung zu Betriebssystembau (Ü BS) Interruptbehandlung in OOStuBS Wanja Hofer Lehrstuhl für Informatik IV WS 07/08 1 Agenda: IRQ-Behandlung in OOStuBS Interrupts und Traps beim x86 Die Interrupt-Deskriptor-Tabelle
Betriebssystembau. 3. Übung. Michael Engel Arbeitsgruppe Eingebettete Systemsoftware. Lehrstuhl für Informatik 12 TU Dortmund
Betriebssystembau 3. Übung Michael Engel Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund [email protected] http://ess.cs.uni-dortmund.de/~me/ 1 Agenda: IRQ-Behandlung
Teil 6: PIC Studiengang Technische Informatik (TI) Prof. Dr.-Ing. Alfred Rożek. nur für Lehrzwecke Vervielfältigung nicht gestattet
-Berlin Teil 6: PIC 8259 Studiengang Technische Informatik (TI) Prof Dr-Ing Alfred Rożek nur für Lehrzwecke Vervielfältigung nicht gestattet EMC45: Interrupt 4112002 Folie: 1 Prof Dr-Ing Alfred Rozek Berlin
2
TINF Interrupts EDT-Referat Jürgen Schwarzbauer 2ANB 1995/96 Inhalt : Was ist ein Interrupt? Zweck von Interrupts Maskierbare und nicht maskierbare Interrupts Aufruf eines Interrupts Anwendung von Interrupts
Rainbow-OS Architekturseminar Thema: Interrupt-Controller
Rainbow-OS Architekturseminar Thema: Interrupt-Controller Überblick 1. Einführung 2. Wichtige Begriffe 2.1 Interrupt Request 2.2 Interrupt Vektor 2.3 Interrupt Service Routine 3. Interrupts im Einzelnen
Interrupt. Externe Interrupts 0 und 1
Interrupt In vielen Applikationen müssen Mikrocontrollersysteme auf nicht vorhersehbare Ereignisse schnell reagieren (Echtzeitanwendungen). Diese Forderung erfüllt die Interruptschaltung. Ein durch ein
Datenübertragung per Direct Memory Access (DMA)
Datenübertragung per Direct Memory Access (DMA) Durch einen direkten Speicherzugriff können die Daten ohne Umweg über den Prozessor in den Speicher geschrieben werden. So lässt sich die Ausführungsgeschwindigkeit
Mikrocomputertechnik. 6. Exceptionhandling ( Ausnahmebearbeitung)
6. Exceptionhandling ( Ausnahmebearbeitung) Exception: Exception ist eine besondere Situation, auf die der Prozessor mit einem speziellen Programm (Exceptionroutine) reagieren muss. Das gerade ablaufende
Vorlesung "Struktur von Mikrorechnern" (SMR)
Unterscheidung nach Instruktionsstruktur Kap. 6 / 34 Unterscheidung nach Befehlstypen: Übersicht Register-Register MOV r r, r 2 A Speicher/Peripherie Register Transferbefehle LDA addr STA addr Konstante
Lehrveranstaltung: PR Rechnerorganisation Blatt 8. Thomas Aichholzer
Aufgabe 8.1 Ausnahmen (Exceptions) a. Erklären Sie den Begriff Exception. b. Welche Arten von Exceptions kennen Sie? Wie werden sie ausgelöst und welche Auswirkungen auf den ablaufenden Code ergeben sich
Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung
Konzepte von Betriebssystem- Komponenten Ausnahme- / Unterbrechungsbehandlung Sommersemester 2005 Uni Erlangen Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebsysteme Tarek Gasmi [email protected]
Mikrocomputertechnik
Mikrocomputertechnik Thema: CPU Timing XC888 und Interrupt System des XC888 und Timer/Counter 0 und 1 -Im InterruptBetrieb - CPU Timing XC888 CPU Timing XC888 Befehl Befehl Befehl Befehlszyklus Befehlszyklus
PIC16 Programmierung in HITECH-C
PIC16 Programmierung in HITECH-C Operatoren: Arithmetische Operatoren - binäre Operatoren + Addition - Subtraktion * Multiplikation / Division % Modulo + - * / sind auf ganzzahlige und reelle Operanden
Teil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
U5-2 Register beim AVR-µC
U5 4. Übungsaufgabe U5 4. Übungsaufgabe U5-2 Register beim AVR-µC U5-2 Register beim AVR-mC Grundlegendes zur Übung mit dem AVR-µC 1 Überblick Register Beim AVR µc sind die Register: I/O Ports Interrupts
Rechnerarchitektur und Betriebssysteme (CS201): Frühe Betriebssysteme, geschützte CPU-Befehle, CPU-Modus
Rechnerarchitektur und Betriebssysteme (CS201): Frühe Betriebssysteme, geschützte CPU-Befehle, CPU-Modus 2. November 2012 Prof. Dr. Christian Tschudin Departement Mathematik und Informatik, Universität
8. Massenspeicher und Dateisysteme
Abb. 8.1: Größenverhältnisse bei einer Festplatte Abb. 8.2: Festplattencontroller und Laufwerk Abb. 8.3: FM- und MFM-Format des Bytes 01101001 Datenbit RLL 2,7-Code 000 00100 10 0100 010 100100 0010 00100100
GdI2 - Systemnahe Programmierung in C Übungen Jürgen Kleinöder Universität Erlangen-Nürnberg Informatik 4, 2006 U4.fm
U4 4. Übungsaufgabe U4 4. Übungsaufgabe Grundlegendes zur Übung mit dem AVR-µC Register I/O Ports Interrupts AVR-Umgebung U4.1 U4-1 Grundlegendes zur Übung mit dem AVR-mC U4-1 Grundlegendes zur Übung mit
Ein- / Ausgabe- Ports
Ein- / Ausgabe- Ports Alle vier parallelen Ports sind bidirektional und bestehen aus einem 8-Bit-Special-Function- Register für die Ausgabedaten, einem Ausgangstreiber und einem Eingabepuffer. Jeder Port-
Installationsanleitung für das CHIPDRIVE keyboard
Installationsanleitung für das CHIPDRIVE keyboard CHIPDRIVE keyboard Herzlichen Glückwunsch zum Erwerb der neuesten Tastatur mit integriertem Chipkartenleser von TOWITOKO. Ihr neues CHIPDRIVE keyboard
11. Die PC-Schnittstelle
PC-Schnittstelle Funktion -1. Die PC-Schnittstelle.1. Funktion Die folgenden Angaben gelten ohne Einschränkung für den PC, PC-XT, PC-AT, AT-386, AT-486 und kompatible Rechner. Sie sind nur für jene interessant,
E Mikrocontroller-Programmierung
E Mikrocontroller-Programmierung E Mikrocontroller-Programmierung E.1 Überblick Mikrocontroller-Umgebung Prozessor am Beispiel AVR-Mikrocontroller Speicher Peripherie Programmausführung Programm laden
Übung zu Betriebssysteme
Übung zu Betriebssysteme Threadumschaltung 6. & 8. Dezember 2017 Andreas Ziegler Bernhard Heinloth Lehrstuhl für Informatik 4 Friedrich-Alexander-Universität Erlangen-Nürnberg Lehrstuhl für Verteilte Systeme
Vorlesung 5: Interrupts
Universität Bielefeld Technische Fakultät AG Rechnernetze und verteilte Systeme Vorlesung 5: Interrupts Peter B. Ladkin Kommunikation über den Bus CPU läuft zu einer Taktfrequenz I/O Geräte laufen zu anderen
Unterprogramme mittels Stack (Forts.)
Unterprogramme mittels Stack (Forts.) gleiches Beispiel mit direkter Übergabe aller Parameter (8-Bit Wert a, 16-Bit Wert b, 16-Bit Ergebnis) durch call by value auf Stack: LDB a * Lade 8-Bit Wert a PSHS
Hardwareaufbau der Mikrocontroller der 51er -Familie
Hardwareaufbau der Mikrocontroller der 51er -Familie Mikrocontroller (51er Familie) Quarz Port Timer A D Serielle Schnittst. CPU ROM RAM Ext. ROM Ext. RAM Programmspeicher (ROM) Datenspeicher (RAM) FFFFh
Aufgabe 2 - Erweiterung um PIC und Interrupts
Aufgabe 2 - Erweiterung um PIC und Interrupts Rainer Müller Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2014/2015 R. Müller Erweiterung
Betriebssysteme 1. Thomas Kolarz. Folie 1
Folie 1 Betriebssysteme I - Inhalt 0. Einführung, Geschichte und Überblick 1. Prozesse und Threads (die AbstrakFon der CPU) 2. Speicherverwaltung (die AbstrakFon des Arbeitsspeichers) 3. Dateisysteme (die
2.1 Atmega-Peripherie/Interrupts
2.1 Atmega-Peripherie/Interrupts 2.1.1 Situation Während LED2 fortlaufend blinkt, soll LED2 jederzeit sofort durch Tastendruck von T1 eingeschaltet werden können. Dazu muss man im Programm regelmäÿig nachsehen,
Geräteentwurf mit Mikroprozessoren 1
Geräteentwurf mit Mikroprozessoren 1 Vorlesung am Institut für Elektronik der TU Graz Dipl.-Ing. Dr. Gerhard Stöckler SS 2003 Vorausgesetzte Kenntnisse: Grundlagen der Digitaltechnik Binäre Informationsdarstellung
Betriebssystembau. 4. Übung. Michael Engel Arbeitsgruppe Eingebettete Systemsoftware. Lehrstuhl für Informatik 12 TU Dortmund
Betriebssystembau 4. Übung Michael Engel Arbeitsgruppe Eingebettete Systemsoftware Lehrstuhl für Informatik 12 TU Dortmund [email protected] http://ess.cs.uni-dortmund.de/~me/ 1 Agenda: Vertiefung
Hardwareaufbau der Mikrocontroller der 51er -Familie
Hardwareaufbau der Mikrocontroller der 51er -Familie Mikrocontroller (51er Familie) Quarz Port Timer A D Serielle Schnittst. CPU ROM RAM Ext. ROM Ext. RAM Programmspeicher (ROM) Datenspeicher (RAM) FFFFh
Teil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
Just-In-Time-Compiler (2)
Just-In-Time-Compiler (2) Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2011/2012 Just-In-Time-Compiler (2) 1/13 2011-09-12 Just-In-Time-Compiler
Aufgabe 2 - Erweiterung um PIC und Interrupts
Aufgabe 2 - Erweiterung um PIC und Interrupts Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS2010/2011 Aufgabe 2 - Erweiterung um
Intel x86 Bootstrapping
Intel x86 Bootstrapping Meine CPU, mein Code! Andreas Galauner SigInt 2010 Democode Es gibt Democode: http://github.com/g33katwork/ SigInt10OSWorkshop git clone git://github.com/g33katwork/ SigInt10OSWorkshop.git
Just-In-Time-Compiler (2)
Just-In-Time-Compiler (2) Dr.-Ing. Volkmar Sieh Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2015/2016 V. Sieh Just-In-Time-Compiler
TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
Hardware-Komponenten. DI (FH) Levent Öztürk
Hardware-Komponenten DI (FH) Levent Öztürk Motherboard/ Hauptplatine Die Hauptplatine ist die zentrale Platine eines Computers. Auf ihr sind die einzelnen Bauteile wie Hauptprozessor (CPU), Speicher, der
5. Unterbrechungen 5.1 Sinn und Zweck von Interrupts:
5. Unterbrechungen 5.1 Sinn und Zweck von Interrupts: Datenaustausch mit externen Gerätepuffern: Serielle oder parallele Datenschnittstelle, Festplattenkontroller, Netzwerkkarten, Strahlrücklauf, Soundkarte,
Betriebssysteme Kap B: Hardwaremechanismen
1 Betriebssysteme Kap B: Hardwaremechanismen 2 Beispielprozessor Ein- / Ausgabe p[ ] ir Leitwerk pc Register a f sp Rechenwerk Speicher m[ ] Spezielle Register Flagregister f f.i: Interrupt-Enable-Flag
Kapitel 18. Externe Komponenten
Kapitel 18 Externe Komponenten 31.05.11 K.Kraft E:\MCT_Vorlesung\MCT2011\Externe_31\Externe.odt 18-1 Anschluss von externen Komponenten Einfachste Art : Direkt an einem Port Beispiel Ausgabe : 7-Strich
Stack, Stackpointer, Unterprogramm HP: 0 * 1 * 2 * 3 CAL UP1 4 * 5 * 6 CAL UP2 7 *... UP1: 30 * 33 RET UP2: 40 * 41 CAL UP1 42 * 43 RET
Stack, Stackpointer, Unterprogramm HP: 0 * 1 * 2 * 3 CAL UP1 4 * 5 * 6 CAL UP2 7 *... UP1: 30 * 33 RET UP2: 40 * 41 CAL UP1 42 * 43 RET Stack, Stackpointer, UP Stack (Stapel, FIFO) wird benötigt UP-Ruf:
E. Fehlermeldungen von PC-Bibliotheken
Anhang Fehlermeldungen von PC-Bibliotheken -1. Fehlermeldungen von PC-Bibliotheken Beim insatz von MODULAR-4/486 und Multi-LAB/2 Karten und den dazugehörigen Bibliotheken können die folgenden Fehlermeldungen
Parallele Datenübertragung mit Hilfe von WinSim85. über einen reellen PC Port
Parallele Datenübertragung mit Hilfe von WinSim85 über einen reellen PC Port Seite: 1 Hardware: Bei der Programmierung der parallelen Schnittstelle eines IBM PC s mit der Simulationssoftware WinSim85 gibt
Microcontroller Selbststudium Semesterwoche 9
Microcontroller Selbststudium Semesterwoche 9 Kurzfragen zum Thema Interrupts 1. Wozu werden Interrupts benötigt (Beispiele)? Interrupts werden überall dort verwendet, wo auf zeitkritische Ereignisse reagiert
Inhalt. Übungen zu Systemnahe Programmierung in C (SPiC) Implementierung von Interruptbehandlungen. Interrupts
Übungen zu Systemnahe Programmierung in C (SPiC) Moritz Strübe, Rainer Müller (Lehrstuhl Informatik 4) Inhalt Interrupts Allgemein AVR Interrupt-Handler Synchronisation volatile Sperren von Interrupts
Atmega Interrupts. Rachid Abdallah Gruppe 3 Betreuer : Benjamin Bös
Atmega Interrupts Rachid Abdallah Gruppe 3 Betreuer : Benjamin Bös Inhaltsverzeichnis Vorbereitung Was Sind Interrupts Interruptvektoren Software Interrupts Hardware Interrupts Quellen 2 Vorbereitung Rechner
Hardware & Kernel-Module
Hardware & Kernel-Module Linux-Kurs der Unix-AG Zinching Dang 09. Juli 2013 Hardwarekomponenten Mainboard CPU RAM Grafikkarte Festplatte Optische und Wechsel-Datenträger Peripherie Zinching Dang Hardware
Sicheres C Programmieren in Embedded Systemen ARM II (ARM7TMDI [1] ) Wintersemester 2010-2011
Sicheres C in Embedded Systemen ARM II (ARM7TMDI [1] ) Wintersemester 2010-2011 Dipl. Ing. (FH) Ebrecht Roland, Infineon Technologies AG M.Eng (Electronic Systems) Güller Markus, Infineon Technologies
Mikrocomputertechnik
Mikrocomputertechnik Bernd-Dieter Schaaf Mit Mikrocontrollern der Familie 8051 ISBN 3-446-40017-6 Inhaltsverzeichnis Weitere Informationen oder Bestellungen unter http://www.hanser.de/3-446-40017-6 sowie
Ein- und Ausgabegeräte
Blockorientiert Jeder Block kann unabhängig gelesen und geschrieben werden. Festplatten, CD-ROMs, USB-Sticks, etc. Zeichenorientiert Keine Struktur, nicht adressierbar, Daten werden als Folge von Zeichen
80C535-Mikrocontroller-Board im Streichholzschachtelformat
RIBU 18. A-8160 Weiz. Tel. 03172/64800. Fax 03172/64806 RIBUMühlgasse ELEKTRONIK VERSAND e-mail: [email protected]. Internet: http://www.ribu.at 80C535-Mikrocontroller-Board im Streichholzschachtelformat
Betriebssysteme. Tutorium 2. Philipp Kirchhofer
Betriebssysteme Tutorium 2 Philipp Kirchhofer [email protected] http://www.stud.uni-karlsruhe.de/~uxbtt/ Lehrstuhl Systemarchitektur Universität Karlsruhe (TH) 4. November 2009 Philipp
EXF2 TF2 IEX6 IEX5 IEX4 IEX3 IEX2 IADC 0C0H T2PS I3FR I2FR T2R1 T2R0 T2CM T2I1 T2I0 0C8H. AFH AEH ADH ACH ABH AAH A9H A8H Bitdresse
Siemens-C515C Special-Function-Register (Subset) MSB 7 6 5 4 3 2 1 LSB 0 COCH3 COCL3 COCH2 COCL2 COCH1 COCL1 COCH0 COCL0 Bit 0C1H CCEN EXF2 TF2 IEX6 IEX5 IEX4 IEX3 IEX2 IADC 0C0H IRCON C7H C6H C5H C4H
Zusammenfassung der Assemblerbefehle des 8051
Zusammenfassung der Assemblerbefehle des 8051 Seite 1 von 5 Befehl Bezeichnung Syntax Wirkung / Beispiel Befehle zum Datentransfer MOV Move MOV [Ziel],[Quelle] MOV P1,P3 Kopiert den Inhalt von P3 nach
DHBW Stuttgart Mikrocomputertechnik Labor KEIL Entwicklungsumgebung. Projektstruktur
Projektstruktur 25.10.12 K.Kraft D\MCT_Labor_2013\Dokumente\Projektdetails.odt 1 Typischer Aufbau eines 8051 Programms Start Adresse = 0003H External Interrupt 0 ISR Interrupt Service Routinen Start Adresse
Grundlagen Rechnerarchitektur und Betriebssysteme
Grundlagen Rechnerarchitektur und Betriebssysteme Johannes Formann Definition Computer: Eine Funktionseinheit zur Verarbeitung von Daten, wobei als Verarbeitung die Durchführung mathematischer, umformender,
4.0 Der Atmel AT89LPx052 Mikrocontroller
4.0 Der Atmel AT89LPx052 Mikrocontroller Die ersten beiden Derivate der Atmel LP Familie sind der AT89LP2052 und der AT89LP4052 in verschiedenen Gehäusevarianten mit 2 Kbytes bzw. 4 KBytes Flash. Gegenüber
ISA96 HD-Card. Technische Beschreibung
Computertechnik GmbH ISA96 HD-Card Technische Beschreibung Bestellnummern: Bitte der aktuellen Preisliste entnehmen. Ihr Ansprechpartner: 1999 by Janich & Klass Computertechnik GmbH, Wuppertal 02.03.99
Betriebssysteme (BS) Unterbrechungen. Überblick: Vorlesungen. - Hardware - Überblick. Sinn und Zweck von Unterbrechungen. Anwendung(en) Hardware
Betriebssysteme (BS) Überblick: Vorlesungen Daniel Lohmann Unterbrechungen - Hardware - Lehrstuhl für Informatik 4 Verteilte Systeme und Betriebssysteme 1 Gerätezugriff (Treiber) Anwendung(en) Kontrollflussabstraktion
Hardware und Gerätetreiber
Hardware und Gerätetreiber Betriebssysteme Hermann Härtig TU Dresden Übersicht Übersicht Kommunikation zwischen Hardware und CPU Interrupts I/O-Ports I/O-Speicher Busse Verwaltung von Geräten Dynamisches
EMC: Parallel-I/O Folie: 2 Prof. Dr.-Ing. Alfred Rozek TFH Berlin
PIO-Karte für den PC Aufbau einer einfachen PC-Interface-Karte mit dem Portbaustein 8255 EMC: Parallel-I/O Folie: 1 Prof. Dr.-Ing. Alfred Rozek TFH Berlin Centronics-Schnittstelle 1 Dieser Baustein kontrolliert
PC-Komponenten. Die Bestandteile eines Computers
PC-Komponenten Die Bestandteile eines Computers Unterschied Hardware & Software Hardware: Wird zur Darstellung von Programmen benötigt Vorrausetzung für Software Software: Die auf Hardware gespeicherten
Arithmetische und Logische Einheit (ALU)
Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen
Mikroprozessortechnik Grundlagen 1
Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega28 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes
Busse. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg
Einleitung Bus-Konfiguration Bus-Arbitrierung Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Einleitung Bus-Konfiguration Bus-Arbitrierung
Busse. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009
Busse Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2008/2009 Busse 1/40 2008-10-13 Übersicht 1 Einleitung 2 Bus-Konfiguration
Organisatorisches. Folien (u.a.) gibt's auf der Lva-Homepage zum Download
Organisatorisches Folien (u.a.) gibt's auf der Lva-Homepage zum Download Diesen Mi erstes Tutorium (15-17) Ab nächster Woche montags 10-12 (jeweils im Computerraum) 17.10.2017 IT I - VO 3 1 Organisatorisches
U5 Fortgeschrittene AVR-Programmierung
U5 Fortgeschrittene AVR-Programmierung U5 Fortgeschrittene AVR-Programmierung Interrupts Synchronisation mit Unterbrechungsbehandlungen Stromsparmodi des AVR U5.1 U5-1 Externe Interrupts des AVR-μC U5-1
