Lehrveranstaltung: PR Rechnerorganisation Blatt 8. Thomas Aichholzer

Größe: px

Ab Seite anzeigen:

Download "Lehrveranstaltung: PR Rechnerorganisation Blatt 8. Thomas Aichholzer"

Nora Bergmann
vor 5 Jahren
Abrufe

1 Aufgabe 8.1 Ausnahmen (Exceptions) a. Erklären Sie den Begriff Exception. b. Welche Arten von Exceptions kennen Sie? Wie werden sie ausgelöst und welche Auswirkungen auf den ablaufenden Code ergeben sich hierdurch? c. Erweitern Sie den Multi-Cycle Datapath von Folie 3-78 der Vorlesung um den Befehl rfe (return from exception). Der rfe-befehl kopiert den Inhalt vom EPC in den PC. Zeichnen Sie alle notwendigen Datenpfade und Kontrollsignale ein. (Das Bild von Folie 3-78 finden Sie auch unter ftp://ftp.mkp.com/cod2e/figures/pdf/chapter5/f0548.pdf) Exceptions sind Ausnahmen bzw. Fehler die auftreten können innerhalb der Ausführung eines Programmes. Das System muss dementsprechend auf diese Exceptions reagieren. Das System muss die Adresse speichern bei der die Exception auftrat und den Userstatus speichern. Dann wird die Exception behandelt und danach der Userstatus wieder hergestellt und die Kontrolle wieder dem User übergeben. Es gibt grob 2 Arten von Exceptions: Interrupts und Traps (siehe Vorlesungsunterlagen). Traps sind Fehler die innerhalb einer Instruktion durch interne Ereignisse auftreten können oder während der Programmausführung passieren können. Zusammenfassend Traps: Interne Ereignisse (innerhalb der Instruktionen), zum Beispiel: OS Service Aufruf vom Programm (system call, trap into OS) Integer Arithmetic overflow & underflow Page faults Falsche Speicheradresszugriffe Memory protection violation Synchron zur Programmausführung Fehlerbehandlung durch eine Interrupt Service Routine (Handler) Die ausgeführte Instruktion kann wiederholt werden oder simuliert und das Programm wird weiterausgeführt, oder das Programm wird abgebrochen. Interrupts werden im allgemeinen durch externe Ereignisse ausgelöst (I/O Devices, Hardware, etc) oder passieren asynchron zur Programmausführung. Diese können unterdrückt dann im allgemeinen auch unterdrückt werden (jedoch nicht alle) und werden zwischen dem Programm ausgeführt (kurze Programmunterbrechung). Zusammenfassend Interrupts: externe Ereignisse: Ein-/Ausgabegerät stellt Anfrage an das System (beispielsweise Tastatur, Mouse, Netzwerk, Timer, etc.) Hardware Fehler (beispielsweise defekte Hardware, Überhitzung, etc.) Stromausfall Asynchron zur Programmausführung Die meisten Interrupts können kurz unterdrückt werden ( masked ), einige hingegen nicht (z.b. Stromausfall) Können während den Instruktionen behandelt werden Das Programm wird kurz unterbrochen und anschließend fortgesetzt ad c) Seite 1

2 Aufgabe 8.2 Befehlsverknüpfung oder Parallelverarbeitung (Pipelining) a. Was ist die Grundidee von Pipelining und wie wird es realisiert (anhand von MIPS Instruktionen)? b. Warum wird es gemacht? c. Welche Nachteile oder Probleme ergeben sich durch den Einsatz von Pipelining und wie können diese gelöst werden? (siehe VO Unterlagen) Die Grundidee von Pipelining ist es mit einzelnen Arbeitsschritten so früh wie möglich zu beginnen. Da bei der Bearbeitung einer Instruktion nicht alle Ressourcen zur gleichen Zeit benützt werden ist die Auslastung einer einzelnen Ressource eher gering. Die ALU wird zum Beispiel im Normalfall nur ein einziges Mal benötigt (Execute Phase). Da im Multi Cycle Datenpfad die einzelnen Operationen in einzelne Phasen unterteilt sind, und diese Phase im allgemeinen auf unterschiedliche Ressourcen zugreifen, versucht man nun diese Phasen miteinander zu überlappen und somit eine Beschleunigung zu erzielen. (siehe VO Unterlagen) Pipelining wird verwendet um den Durchsatz an Befehlen zu erhöhen. Die Latenz (Zugriffszeit) bleibt dieselbe für jeden Befehl. Ressourcen werden dadurch besser genutzt. ad c) (siehe VO Unterlagen) Nachteile: Alle Befehle in einer Pipeline sind gleich lang abzuarbeiten, der längste Befehl bestimmt also die Anzahl der Stufen der Pipeline (kleiner Nachteil zu Multi Cycle Datenpfad). Die Dauer einer Pipelinestufe wird durch die langsamste Stufe der Pipeline festgelegt. Probleme: Durch Abhängigkeiten (Daten- oder Kontrollabhängigkeiten) innerhalb der Pipeline müssen sogenannte s (Leerzustände) in der Pipeline eingefügt werden. Dies kann den Durchsatz möglicherweise extrem verringern. Es können jedoch auch Ressourcenkonflikte in einer Pipeline auftreten. Um die meisten dieser Nachteile sowie Probleme zu lösen müssen Techniken eingesetzt werden um diese auftretenden Probleme zu umgehen. Die Kontrolleinheit der Pipeline muss diese Probleme vorzeitig erkennen und Maßnahmen setzen, kann auch ein Verzögern der Pipeline () sein, um den Datenfluss der Pipeline zu gewährleisten. Beispiele: Branch Prediction,, Branch Delay Slots, Forwardings (Bypassings), etc. Seite 2

3 Aufgabe 8.3 Befehlsverknüpfung oder Parallelverarbeitung (Pipelining) a. Der folgende Code soll auf einer Pipeline lt. Vorlesungsfolie 4-20 ausgeführt werden, d.h., auch entsprechend eingezeichnet werden: add $r3, $r4, $r5 sub $r5, $r6, $r3 add $r6, $r4, $r5 sub $r1, $r3, $r6 Welche Register werden im 5. Takt gelesen bzw. geschrieben (unter der Annahme, dass es eine Forwarding-Einheit gibt)? Erklären Sie die Aufgabe der Forwarding-Einheit für diesen Code. Welche Aufgabe hat die Hazard-Erkennung? b. Modifizieren Sie den folgenden Code so, dass ein Branch Delay Slot genutzt werden kann: loop: lw $r2, 100($r3) In diesem Fall gibt es Datenabhängigkeiten (Data Hazards). Das bedeutet, Daten die noch berechnet werden, werden bereits in einer späteren Pipelinestufe verwendet, was zu inkonsistenten Zuständen und somit zu falschen Ergebnissen führt. Die Hazard Erkennung muss diese Abhängigkeiten erkennen und gegebenenfalls die Ergebnisse aus einer Vorgängerpipeline bevor diese geschrieben werden, bereits an die nächste Pipelinestufe weiterleiten. Dieser Vorgang wird Bypassing oder Forwarding genannt. Abhängigkeiten innerhalb dieses Codefragments: add $r3, $r4, $r5 Forwarding sub $r5, $r6, $r3 add $r6, $r4, $r5 sub $r1, $r3, $r6 gelesen wird im 5. Takt: $r3 und $6, geschrieben wird: $r3 loop: lw $r2, 100($r3) wird zu loop: lw $r2, 96($r3) Da $r3 vorher um 4 kleiner war muss der Offset von 100 um 4 veringert werden (daher 96). Seite 3

4 Aufgabe x86-Prozessoren kennen einen Befehl addm (z.b. lw $t4, 100($t3) und add $t2, $t2, $t4 werden durch addm $t2, 100($t3) ersetzt), der arithmetischen Operationen erlaubt, direkt auf den Speicher zuzugreifen. a. Wie wäre die MIPS-Pipeline zu ändern, damit die addm-instruktion unterstützt werden könnte? b. Welche Folgen und Probleme ergäben sich durch diese Änderung? Durch eine direkte Operation am Speicher müsste der Wert am Hauptspeicher direkt in die ALU weitergeleitet werden, um keinen allzu großen Geschwindigkeitsverlust in der Pipeline zu haben. Da durch ein Load zuerst die ALU die effektive Adresse berechnet aus der die Daten zu holen sind, müsste nach der Write Back Phase die das Ergebnis von Load in ein Register schreibt wieder eine Execute Phase folgen an der die ALU beteiligt ist. IF Instruction Fetch ID Instruction Decode Load: EX Execute (Add) MEM Zugriff auf den Speicher IF ID EX MEM WB WB Write Back Nun müsste als Erweiterung das Load (das alle 5 Phasen durchläuft) mit weiteren Phasen ergänzt werden. IF Instruction Fetch ID Instruction Decode Addm: EX Execute IF ID EX MEM EX2 WB MEM Zugriff auf den Speicher EX2 Execute 2 (Add Operation) WB Write Back In diesem Fall wird eine neue Execute Phase dazugenommen die nun die Addition macht. Durch das hinzufügen einer neuer Phase wird die ganze Pipeline auf 6 einzelne Phasen erweitert. Das bedeutet ein Durchlauf in der Pipeline hat nicht mehr 5, sondern 6 Zyklen. Seite 4

5 Aufgabe 8.5 Gegeben ist folgendes Programmstück: # subi macht keinen Sinn daher addi a. Ordnen Sie diesen Code so um, dass er (bei Ausführung) die geringste Anzahl an Takten pro Schleifendurchlauf (Ergebniselement) benötigt. Wie viele sind es? b. Wie a), jedoch mit der höchsten Anzahl an Takten pro Schleifendurchlauf (Ergebniselement). es können 3 s vermieden werden. Anzahl der Takte: 8 Anzahl der Takte: 11 wird zu sw 8($r5),$r10 Seite 5

Ähnliche Dokumente

CPU. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011

CPU. Dr.-Ing. Volkmar Sieh. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 CPU Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 CPU 1/62 2012-02-29 CPU Übersicht: Pipeline-Aufbau Pipeline- Hazards CPU