Verteidigung der Studienarbeit ANALYSE DER BEOBACHTBARKEIT DER FEHLERFORTPFLANZUNG IN EINEM MIKROPROZESSOR ANHAND VERSCHIEDENER TRACE-KONFIGURATIONEN

Transkript

1 Verteidigung der Studienarbeit ANALYSE DER BEOBACHTBARKEIT DER FEHLERFORTPFLANZUNG IN EINEM MIKROPROZESSOR ANHAND VERSCHIEDENER TRACE-KONFIGURATIONEN Dresden, Matthias Brinker

2 Gliederung 1. Einleitung und Motivation 2. Entwurf und Implementierung 3. Testbedingungen 4. Auswertungsverfahren 5. Analyse 6. Zusammenfassung und Ausblick 7. Quellen Folie Nr. 2 von 42

3 Einleitung und Motivation Folie Nr. 3 von 42

4 Einleitung und Motivation Problem: Komplexere, kleinere Bauteile anfälliger für Störung Eingebundene Systeme nicht anhaltbar Folie Nr. 4 von 42

5 Einleitung und Motivation Lösung: Trace und Instrumentierungsbasierte Hardwarefehlerinjektion Relevante Daten werden aufgezeichnet Auswertung der Daten nicht zur Laufzeit Fehler werden mit Hilfe der Trace-Hardware injiziert Zwei Ansätze (Fidalgo und Gunia) Folie Nr. 5 von 42

6 Einleitung und Motivation Fehlerinjektion nach Gunia Time Register: Zeitpunkt der Injektion Length Register: (zeitliche) Länge der Injektion Mask Register: Ort der Injektion Quelle: [1] Folie Nr. 6 von 42

7 Entwurf und Implementierung Folie Nr. 7 von 42

8 Endwurf und Implementierung Board: Xilinx ML505 MIPS-Prozessor 6,25 MHz Board MIPS Instruction Bus Bootram LED Timer Wishbone Databus Folie Nr. 8 von 42

9 Implementierung Programme: Fibonacci-Folge (Fibo) Primzahlen Sieb (PZ) Quicksort (QS) Folie Nr. 9 von 42

10 Endwurf und Implementierung Programme: Programm Laufzeit (Takte) Komplexität Fibo 174 einfach 6/31 PZ 7216 moderat 11/31 QS 645 komplex 17/31 Registerbank Register Folie Nr. 10 von 42

11 Instruction Trace Instruction Bus MIPS Bootram Fehlerinjektor 1369 P C IF ID EX LS WB LED Registerbank 992 Timer Controller Bus Trace Wishbone Databus Host Folie Nr. 11 von 42

12 Endwurf und Implementierung Fehlerinjektion vor Flip-Flops: Quelle: [1] Zcur : aktuelle Wert des Flip-Flops FISx : Wert von Controller, ob Fehlerinjektion ausgeführt werden soll Folie Nr. 12 von 42

13 Endwurf und Implementierung Fehlermodelle: Fehler in Speichergliedern Flip-to-0 (FIS zcur) CE +(FIS D) CE Flip-to-1 (FIS + zcur) CE+(FIS+ D) CE Bit-Flip (FIS zcur) CE +(FIS D) CE Folie Nr. 13 von 42

14 Testbedingungen Folie Nr. 14 von 42

15 Testbedingungen Kampagne Bestimmtes Programm und Fehlermodell 9 Kampagnen (3 Fehlermodelle, 3 Programme) Fehlerinjektion in alle benutzen Register Deterministischen Zeitpunkten (Äquidistant) Folie Nr. 15 von 42

16 Testbedingungen S A B C S : Programmstart A : Start Trigger B : Stop Trigger C : Trace wird von Host-PC gestoppt (nach 1 Sekunde) : Fehlerinjektionszeitpunkte Folie Nr. 16 von 42

17 Auswertungsverfahren Folie Nr. 17 von 42

18 Auswertungsverfahren Auswertung: Golden Run als Referenz Golden Run sind die Trace-Daten eines fehlerfreien Durchlaufs Vier verschiedene Szenarien Golden Run Befehl Daten Jump 38 Load A:70 Store A:70 D:5 Jump 4c Load A:74 Store A:74 D:6 Jump 4c Store A:70 D:7 Jump Endlos Folie Nr. 18 von 42

19 Auswertungsverfahren Golden Run Befehl Daten Jump 38 Load A:70 Store A:70 D:5 Jump 4c Load A:74 Store A:74 D:6 Jump 4c Store A:70 D:7 Jump Endlos Szenario 1 Kein Fehler Faulty Run Befehl Daten Jump 38 Load A:71 Store A:70 D:5 Jump 4c Load A:74 Store A:74 D:6 Jump 4c Store A:70 D:7 Jump Endlos Folie Nr. 19 von 42

20 Auswertungsverfahren Golden Run Befehl Daten Jump 38 Load A:70 Store A:70 D:5 Jump 4c Load A:74 Store A:74 D:6 Jump 4c Store A:70 D:7 Jump Endlos Szenario 2 = Fehler Faulty Run Befehl Daten Jump 38 Load A:71 Store A:70 D:5 Jump 4c Load A:74 Store A:74 D:6 Jump 4c Store A:70 D:7 Jump Endlos Folie Nr. 20 von 42

21 Auswertungsverfahren Golden Run Befehl Daten Jump 38 Load A:70 Store A:70 D:5 Jump 4c Load A:74 Store A:74 D:6 Jump 4c Store A:70 D:7 Jump Endlos Szenario 3 = Kein Fehler Faulty Run Befehl Daten Jump 38 Load A:71 Store A:70 D:5 Jump 4c Load A:74 Store A:74 D:6 Jump 4c Store A:70 D:7 Jump Endlos Folie Nr. 21 von 42

22 Auswertungsverfahren Golden Run Befehl Daten Jump 38 Load A:70 Store A:70 D:5 Jump 4c Load A:74 Store A:74 D:6 Jump 4c Store A:70 D:7 Jump Endlos Szenario 4 = Kein Fehler Faulty Run Befehl Daten Jump 38 Load A:71 Store A:70 D:5 Jump 4c Load A:74 Store A:74 D:6 Jump 4c Store A:70 D:7 Jump Endlos Folie Nr. 22 von 42

23 Auswertungsverfahren Szenarien Szenario Vorteile Nachteile 1 : Final State Keine unentdeckten Fehler Keine falsch positiv Ergebnisse 2 : Instr + Data Keine unentdeckten Fehler Benötigt ganzen Trace Benötigt ganzen Trace 3 : Instr Wenig Trace-Daten Unentdeckte und falsch Positive Fehler 4 : Data Weniger Trace-Daten Unentdeckte und falsch Positive Fehler Folie Nr. 23 von 42

24 Auswertungsverfahren Bewertungsformeln k(i,t) : Entscheidungsformel für einen Ort i und Zeitpunkt t R(i) : Durchschnittliche Fehlerwahrscheinlichkeit an einem Ort i R : Durchschnittliche Fehlerwahrscheinlichkeit k(i,t )={ 0 wenn falsch 1 wenn korrekt R(i)=1 1 T t=1 N R= 1 N i=1 T R(i) k (i, t) Folie Nr. 24 von 42

25 Analyse Folie Nr. 25 von 42

26 Analyse Bit-Flip Fehlerinjektion Bit-Flip Fehler höhste Fehlerwahrscheinlichkeit von allen Fehlermodellen (theoretisch) wenn in Flip-to-1 oder Flip-to-0 ein Fehler, dann auch in Bit-Flip k Bit-Flip (i, t)={ 0 wenn k Flip-to-1 (i, t)=0 k Flip-to-0 (i,t )=0 1 sonst Folie Nr. 26 von 42

27 Analyse Durchschnittliche Fehlerwahrscheinlichkeiten (Pipeline) 0,4 0,35 0,3 R 0,25 0,2 0,15 Szenario 1 Szenario 2 Szenario 3 Szenario 4 0,1 0,05 0 Fibo PZ QS Folie Nr. 27 von 42

28 Analyse Durchschnittliche Fehlerwahrscheinlichkeiten (Registerbank) 0,25 R 0,2 0,15 0,1 Szenario 1 Szenario 2 Szenario 3 Szenario 4 0,05 0 Fibo (192 von 992) PZ (352 von 992) QS (544 von 992) Folie Nr. 28 von 42

29 Bit-Flip Fehlerinjektion in Fibo (Pipeline Register) Ausreißer R(i) Gruppierungen Folie Nr. 29 von 42

30 Bit-Flip Fehlerinjektion in PZ (Pipeline Register) Ausreißer R(i) Gruppierungen Folie Nr. 30 von 42

31 Bit-Flip Fehlerinjektion in QS (Pipeline- Register) Ausreißer R(i) Gruppierungen Folie Nr. 31 von 42

32 Analyse Load/Store und Jump Commands Bit 94 und 238 Load/Store Bit 98 und 239 Jump Befehle Folie Nr. 32 von 42

33 Bit-Flip Fehlerinjektion in Fibo (Registerbank) R(i) Folie Nr. 33 von 42

34 Bit-Flip Fehlerinjektion in PZ (Registerbank) R(i) Folie Nr. 34 von 42

35 Bit-Flip Fehlerinjektion in QS (Registerbank) R(i) Folie Nr. 35 von 42

36 Analyse Bit-Flip Beispiel QS Durchlauf 2312 Fehler in Flip-Flop 49 Takt 39 (move-befehl) Folie Nr. 36 von 42

37 Analyse Bit-Flip Beispiel move = add $d, $s, $t $t = 0-Register Bit-Flip in Bit 19 des ADD-Befehls $t = $a2 Folie Nr. 37 von 42

38 Zusammenfassung und Ausblick Folie Nr. 38 von 42

39 Zusammenfassung Auswertung 3 Programme, 3 Fehlermodelle, 4 Auswertungszenarien Fehlerinjektion zu 100 Zeitpunkten in Flip-Flops Mehr als ausgewertete Durchläufe Folie Nr. 39 von 42

40 Zusammenfassung Ergebnisse Fehlerwahrscheinlichkeit hängt stark von Fehlermodell und dem ausgeführten Programm ab Szenario 1 eignet sich am Besten für Fehlererkennung, allerdings viele Trace-Daten Durchläufe können sich in seltenen Fällen untereinander beeinflussen Folie Nr. 40 von 42

41 Ausblick Nächsten Schritte Trace-Zeitpunkte überarbeiten Prozessor nach jedem Durchlauf zurück setzen Weiter Analysen Folie Nr. 41 von 42

42 Quellen 1) Erweiterung der Trace-Hardware eines Mikroprozessors für die Fehlerinjektion und Fehlerbeobachtung Marco Gunia weitere Quellen siehe Studienarbeit Folie Nr. 42 von 42

43 Backup Durchschnittliche Fehlerwahrscheinlichkeiten (Pipeline) Programm R 1 Bit Flip R 2 Bit Flip R 3 Bit Flip R 4 Bit Flip Fibo 0,364 0,373 0,166 0,368 PZ 0,221 0,296 0,232 0,294 QS 0,283 0,362 0,286 0,356 Folie Nr. 43 von 42

44 Backup Durchschnittliche Fehlerwahrscheinlichkeiten (Registerbank) Programm (Anzahl benutzter Flip-Flops) R 1 Bit Flip R 2 Bit Flip R 3 Bit Flip R 4 Bit Flip Fibo (192 von 992) PZ (352 von 992) QS (544 von 992) 0,101 0,110 0,080 0,086 0,180 0,224 0,174 0,208 0,163 0,198 0,148 0,184 Folie Nr. 44 von 42