Neue Prozessor-Architekturen für Desktop-PC

Größe: px

Ab Seite anzeigen:

Download "Neue Prozessor-Architekturen für Desktop-PC"

Fritz Michel
vor 7 Jahren
Abrufe

1 Neue Prozessor-Architekturen für Desktop-PC Bernd Däne Technische Universität Ilmenau Fakultät I/A - Institut TTI Postfach , D Ilmenau Tel bdaene@theoinf.tu-ilmenau.de

2 Gliederung Einleitung: Was bisher geschah So werden Prozessoren schneller gemacht Die Tricks bei INTEL Der Weg zum PowerPC Ausblick: Die Konkurrenz schläft nicht.

3 Anwendungs-Domänen von Rechenleistung Mikroprozessoren Desktop-PC hoch bis sehr hoch Workstation & Mainframe sehr hoch Stückzahl pro Typ sehr hoch niedrig hoch Embedded Control niedrig bis hoch Preis mittel bis hoch sehr hoch niedrig bis mittel Kompatibilität sehr wichtig weniger wichtig wichtig Typenvielfalt begrenzt mittel groß Beispiele Intel 80x86 Motorola 680x0 PowerPC Alpha Chip Sparc Proc. MIPS R4x00 HP PA-RISC Familie 68HC11-Familie Familie PIC-Familie TMS-Familie...

mittel Kompatibilität sehr wichtig weniger wichtig wichtig Typenvielfalt begrenzt mittel groß Beispiele Intel 80x86

4 So werden Prozessoren schneller gemacht: Technologie-Tuning On-Chip-Caches & schnelle Busse Innere Parallelisierung Sprungvorhersage Reduzierung / Homogenisierung des Befehlssatzes

5 Beispiel zum Cache CPU Cache RAM

6 Innere Parallelisierung: Zeichenerklärung F D E Fetch Decode Execute Holen des Operationscodes Entschlüsseln des Operationscodes Ausführen der Operation A Address Berechnen der Operandenadresse(n) R W Read Write Lesen des/der Operanden Schreiben des Ergebnisses

Operationscodes Ausführen der Operation A Address Berechnen der

7 Innere Parallelisierung (1) Seriell F D E F D E F D E Pipeline F D E F D E F D E F D E Super-Pipeline F D A R E W F D A R E W F D A R E W F D A R E W

8 Innere Parallelisierung (2) Superskalar bzw. VLIW F D A R E W F D A R E W F D A R E W F D A R E W F D A R E W F D A R E W Out-Of-Order Execution F F D D F A R E W A R E W D A R E W F D A R E W F F D D A R E W A R E W

9 Modellprozessor Registersatz: Programmstück: A C E G B D F H 1. MOVE A, B 2. LOAD C, (D) 3. ADD A, C 4. ADD C, A Befehlssatz: MOVE r2, r1 r2 := r1 1 Takt LOAD r2, (r1) r2 := (r1) 3 Takte STORE (r2), r1 (r2) := r1 1 Takt ADD r2, r1 r2 := r2 + r1 1 Takt 5. MOVE F, E 6. LOAD H, (D) 7. STORE (G), F 8. ADD E, B 9. MOVE A, B 10. ADD A, E...

ADD C, A Befehlssatz: MOVE r2, r1 r2 := r1 1 Takt LOAD r2, (r1) r2 := (r1) 3 Takte

10 Programmablauf Befehle Takte Register:

11 Programmablauf (Superskalar) Befehle Takte

12 Modellprozessor Registersatz: A B C D E F G H Befehlssatz: MOVE r2, r1 r2 := r1 1 Takt LOAD r2, (r1) r2 := (r1) 3 Takte STORE (r2), r1 (r2) := r1 1 Takt ADD r2, r1 r2 := r2 + r1 1 Takt Programmstück (mit Datenabhängigkeiten): 1. MOVE A, B 2. LOAD C, (D) 3. ADD A, C 4. ADD C, A 5. MOVE F, E 6. LOAD H, (D) 7. STORE (G), F 8. ADD E, B 9. MOVE A, B 10. ADD A, E...

1 Takt Programmstück (mit Datenabhängigkeiten): 1. MOVE A, B 2. LOAD C, (D) 3. ADD A, C 4.

13 Programmablauf (Out-Of-Order) 1 2 Register: Befehle A C E G A A AC C A B D F H F E H Takte

14 Vorhersage bedingter Sprünge (Branch prediction) Statisch: Die häufigere Variante ist im Befehlscode angegeben. (Ermittlung durch Compiler oder Profiler) Dynamisch: Der Prozessor wertet zur Laufzeit die Vorgeschichte aus. (BTB - Branch Target Buffer)

(Ermittlung durch Compiler oder Profiler) Dynamisch: Der

15 Merkmale von RISC Reduced Instruction Set Computing Wenige, elementare Befehle Viele Register Orthogonaler Befehlssatz Einheitliche Länge der Befehlscodes Nur wenige verschiedene Befehlscode-Formate Befehlsausführung stets in einem Takt Gegenteil: CISC Complex Instruction Set Computing

Befehlscodes Nur wenige verschiedene Befehlscode-Formate

16 Prozessorreihe 80x86 (Intel) 16 bit 8086 Grundtyp der Reihe Pipeline, neuartige Speicherverwaltung (80)386 Stark erweitertes Programmiermodell 32 bit (80)486 Cache und Coprozessor integriert Pentium (586) Superskalar, Datenbus extern 64 bit Pentium Pro (alias P6) Out-Of-Order Execution, L1- & L2-Cache

bit (80)486 Cache und Coprozessor integriert Pentium (586) Superskalar,

17 Ansicht des Pentium Pro Modell 200/512 3,3 V 38 W 200 MHz 387 Pins Cache-Chip Prozessor-Chip 31 Mill. Transistoren 5,5 Mill. Transistoren

18 Architektur des Pentium Pro L2- Cache (512 k) 500 Mbyte/s 200 Mbyte/s In-order front end MAU MAU L2- Interface Bus- Interface L1-Code- Cache (8k) IEU IFU IDU ROB RAT RRF IEU L1-Data- Cache (8k) Out-of-order core Branch unit BTB FEU FEU In-order back end L1/L2 Level 1 / Level 2 Cache MAU IFU IDU BTB ROB IEU FEU RAT RRF Memory Access Unit Instruction Fetch Unit Instruction Decode Unit (3x superscalar) Branch Target Buffer Reorder Buffer (Instruction Pool) Integer Execution Unit Floating Point Execution Unit Register Alias Table Retirement Register File

Level 2 Cache MAU IFU IDU BTB ROB IEU FEU RAT RRF Memory Access Unit Instruction Fetch Unit Instruction Decode Unit (3x superscalar)

19 Prozessorreihe 680x0 (Motorola) Grundtyp der Reihe Interner Cache, Pipeline 32 bit Interne MMU, Cache geteilt (Code/Data) Interner Coprozessor, Super-Pipeline Superskalar, MMU geteilt (Code/Data)

Cache geteilt (Code/Data) 68040 Interner Coprozessor,

20 Prozessorreihe PowerPC Performance Optimized with Enhanced RISC - Processor Chip Desktop, Workstation MPC 601/ bit, superskalar, Datenbus 64 bit MPC 604 Out-Of-Order Execution MPC 620 Echter 64-Bit-Prozessor Embedded MPC 602 Vereinfachter Ableittyp MPC 82x/86x Microcontroller

Datenbus 64 bit MPC 604 Out-Of-Order Execution MPC 620 Echter

21 Architektur des PowerPC 620 Completion Unit Branch Unit Fetch Unit Dispatch Unit 64 bit Operationsbreite 128 bit Datenbusbreite 2 40 Byte phys. Speicher 2 80 Byte log. Speicher Integer Execution Units GP Rename Registers GP Registers Load- Store- Unit Floating-Point Units FP Rename Registers FP Registers 30 W bei 133 MHz 7 Mill. Transistoren 625 Pins MMU MMU L1 Data Cache L1 Code Cache Bus Interface Unit Pre-Decode L2 Interface GP FP General Purpose Floating Point System Bus L2 Cache Bus MMU L1/L2 Memory Management Unit Level 1 / Level 2 Cache

22 Ausblick Intel: MMX Technologie Intel & HP: Tahoe-Projekt ( PA-9000 / P7??) 80x86 - Kompatible: Cyrix: 6x86 (verbesserter out-of-order CISC-Kern) NexGen: RISC86 (RISC-Kern mit ROP-Konverter) AMD: K5 alias K86 (RISC-Kern mit ROP-Konverter) IBM & Motorola: PowerPC, Power2 Andere: Alpha EV5, HyperSparc, Java-Chip,...

23 Weiterführende Quellen Hennessy, Patterson: Rechnerarchitektur. Vieweg-Verlag Berlin, 1994 Stiller: Architektur enthüllt. in: c t 8/95, Heise-Verlag Hannover Dieser Foliensatz ist abrufbar unter

Ähnliche Dokumente

Was bringt der Merced?

Was bringt der Merced? Die Prozessorarchitektur IA-64 Bernd Däne TU Ilmenau, Fakultät I/A Tel.: 03677-69-1433 bdaene@theoinf.tu-ilmenau.de Gliederung 1. Merced - Itanium - IA-64 2. Die Vorgeschichte 3.