Generation 5: Invisible Computers (ab 1993)
|
|
|
- Rainer Beyer
- vor 7 Jahren
- Abrufe
Transkript
1 Generation 5: Invisible Computers (ab 1993) Jahr Name Gebaut von Kommentar 1993 PIC Microchip Technology Erster Mikrocontroller auf Basis von EEPROMs. Diese erlauben das Flashen ohne zusätzliche. Bemerkung: Mikrocontroller gibt es schon seit Mikrocontroller finden sich mittlerweile in sehr vielen Alltagsgegenständen Newton Apple Erster Palmtop Computer. Vorgänger der PDAs Simon IBM Erstes Smart Phone welches neben Telefonieren mit einfachen Programmen aufwartet. (Kalender, etc.) 1996 Nokia 9000 Nokia Kombination aus PDA von HP und Nokias zu der Zeit best verkauftem Mobiltelefon. (unter anderem und textbasiertes Browsen) 1997 GS88 Ericson Der Begriff Smartphone wird erstmals von Ericson mit Einführung des GS88 geprägt Kyocera 6035 Palm Erstes in den USA weitverbreitetes Smartphone. Limitierte Unterstützung von Web Browsing Palm OS Treo Handspring Web Browsing, , etc. und Mobile Drittanbieter Applikationen BlackBerry RIM Etwa 32 Millionen Kunden December iphone Apple Erstes Smartphone mit einem Multi Touch Interface HTC Dream HTC Erstes Smartphone auf Basis des Android OS Nexus One Google Google bringt das Nexus One Smartphone für Android OS heraus Wave S8500 Samsung Bada OS basiertes Smartphone mit einer Million verkaufter Exemplare in den ersten vier Wochen auf dem Markt. Grundlagen der Rechnerarchitektur Einführung 53
2 Beispiel heutiger Mikrocontoller und Mikroprozessoren Mikroprozessoren Mikrocontroller Architektur Typ Ursprüngliche Spezifikation durch x86 (beinhaltet Pentium und co.) Beispiel weiterer Hersteller CISC Intel AMD PowerPC RISC Motorola, IBM, Apple Sun SPARC RISC Sun Fujitsu, Texas Instruments MIPS RISC MIPS Technologies Hitachi SuperH RISC Hitachi ARM RISC ARM Limited 68k CISC Motorola TMS320 Texas Instruments Architektur MCS 51 H8 Z8 PIC 68HC08 AVR MSP430 Embedded Herteller Intel Renesas Technologies Zilog Microchip Technology Freescale (ehemals Motorola) Atmel Texas Instruments Grundlagen der Rechnerarchitektur Einführung 54
3 Trends Grundlagen der Rechnerarchitektur Einführung 55
4 Moore s Law Bildquelle: en.wikipedia.org/wiki/moores_law Grundlagen der Rechnerarchitektur Einführung 56
5 Single Prozessor Performance Move to multi-processor Bildquelle: David A. Patterson und John L. Hennessy. Computer Architecture. 5th Edition, 2012 Grundlagen der Rechnerarchitektur Einführung 57
6 Die Power Wall Leistungsverlust P in Abhängigkeit von kapazitiver Last C, Spannung U und Taktfrequenz f: Bildquelle: David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, 2012 Grundlagen der Rechnerarchitektur Einführung 58
7 Alte Verkaufszahlen: Prozessoren Anzahl verkaufter Prozessoren (embedded, 32 bit) bzw. Systeme (desktop, server) Bildquelle: David A. Patterson und John L. Hennessy. Computer Organization And Design. 3rd Edition Grundlagen der Rechnerarchitektur Einführung 59
8 Alte Verkaufszahlen: ISAs Anzahl verkaufter Prozessoren ( 32 bit) ca. 80% davon für Mobiltelefone Bildquelle: David A. Patterson und John L. Hennessy. Computer Organization And Design. 3rd Edition Grundlagen der Rechnerarchitektur Einführung 60
9 Zusammenfassung und Literatur Grundlagen der Rechnerarchitektur Einführung 61
10 Zusammenfassung Computer Architektur beinhaltet Instruction Set Architektur Rechnerorganisation/Mikroarchitektur Hardware ISA als Schnittstelle zwischen Hard und Software Performance ist abhängig vom Produkt der Einzelfaktoren: Instruction Count CPI Clock Cycles Leistungsverbrauch ist heute ein wesentlicher limitierender Faktor Ausblick: wesentliche Performanceverbesserungen durch Parallelität Caching Grundlagen der Rechnerarchitektur Einführung 62
11 Literatur [PattersonHennessy2012] David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, Introduction 1.2 Below Your Program 1.3 Under the Covers 1.4 Performance 1.5 The Power Wall 1.7 Real Stuff: Manufacturing and Benchmarking the AMD Opteron X4 1.8 Fallacies and Pitfalls 1.9 Concluding Remarks [HennessyPatterson2012] John L. Hennessy und David A. Patterson, Computer Architecture, Fifth Edition, Introduction 1.2 Classes of Computers [Tanenbaum2006] Andrew S Tanenbaum, Structured Computer Organization, Fifth Edition, Contemporary Multilevel Machines 1.2 Milestones in Computer Architecture Grundlagen der Rechnerarchitektur Einführung 63
Meilensteine der Rechnerarchitektur. Grundlagen der Rechnerarchitektur Einführung 40
Meilensteine der Rechnerarchitektur Grundlagen der Rechnerarchitektur Einführung 40 Generation 0: Mechanische Computer (1642 1945) 1642 Blaise Pascal Addition und Subtraktion mit mechanischen Elementen.
SPEC Power Benchmark. Beispiel: SPECpower_ssj2008 mit 2.3GHz AMD Opteron X (Barcelona) Grundlagen der Rechnerarchitektur Einführung 37
SPEC Power Benchmark Beispiel: SPECpower_ssj2008 mit 2.3GHz AMD Opteron X4 2356 (Barcelona) und 16GB DDR2 667 und 500GB Disk Grundlagen der Rechnerarchitektur Einführung 37 Zum Abschluss: Amdahls Gesetz
Messen von Zeit und Frequenz
Messen von Zeit und Frequenz CPU Execution Time (oder CPU Time) Zeit die die CPU für die Aufgabe beansprucht wird System Performance Performance auf der Basis von Execution Time CPU Performance Performance
Grundbegriffe. Verarbeiten von Daten. Grundlagen der Rechnerarchitektur Einführung 19
Grundbegriffe Verarbeiten von Daten Grundlagen der Rechnerarchitektur Einführung 19 Maschinensprache Berechne 0^2 + 1^2 + 2^2 + 3^2 +... + 100^2 Bildquelle: David A. Patterson und John L. Hennessy, Computer
Grundlagen der Rechnerarchitektur. Einführung
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
Grundlagen der Rechnerarchitektur. Einführung
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
N Bit Binärzahlen. Stelle: Binär-Digit:
N Bit Binärzahlen N Bit Binärzahlen, Beispiel 16 Bit: Stelle: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Binär-Digit: 0 0 1 0 1 0 0 1 1 1 0 0 1 0 0 0 Least Significant Bit (LSB) und Most Significant Bit (MSB)
Beispiele von Branch Delay Slot Schedules
Beispiele von Branch Delay Slot Schedules Bildquelle: David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, 2012 Grundlagen der Rechnerarchitektur Prozessor 97 Weniger
Grundlagen der Rechnerarchitektur. Einführung
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
Technische Grundlagen der Informatik 2 SS Einleitung. R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt E-1
E-1 Technische Grundlagen der Informatik 2 SS 2009 Einleitung R. Hoffmann FG Rechnerarchitektur Technische Universität Darmstadt Lernziel E-2 Verstehen lernen, wie ein Rechner auf der Mikroarchitektur-Ebene
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur ARM, x86 und ISA Prinzipien Übersicht Rudimente des ARM Assemblers Rudimente des Intel Assemblers ISA Prinzipien Grundlagen der Rechnerarchitektur Assembler 2 Rudimente
Smartphone - Betriebssysteme. Smartphone - Betriebssysteme
Smartphone - Betriebssysteme Peter Rami - Graz, 28.04.2009 Inhalt Smartphone Symbian OS Windows Mobile BlackBerry OS iphone OS Android Marktanteile & Ausblick Smartphone - Betriebssysteme Peter Rami -
Allgemeine Lösung mittels Hazard Detection Unit
Allgemeine Lösung mittels Hazard Detection Unit Bildquelle: David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, 2012 Grundlagen der Rechnerarchitektur Prozessor 83
Grundlagen der Rechnerarchitektur. Ein und Ausgabe
Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe
Grundlagen der Rechnerarchitektur. Einführung
Grundlagen der Rechnerarchitektur Einführung Unsere erste Amtshandlung: Wir schrauben einen Rechner auf Grundlagen der Rechnerarchitektur Einführung 2 Vorlesungsinhalte Binäre Arithmetik MIPS Assembler
Auch hier wieder. Control. RegDst Branch MemRead MemtoReg ALUOp MemWrite ALUSrc RegWrite. Instruction[31 26] (also: das Opcode Field der Instruktion)
Auch hier wieder Aus voriger Wahrheitstabelle lässt sich mechanisch eine kombinatorische Schaltung generieren, die wir im Folgenden mit dem Control Symbol abstrakt darstellen. Instruction[31 26] (also:
Grundbegriffe. Verarbeiten von Daten. Grundlagen der Rechnerarchitektur Einführung 19
Grundbegriffe Verarbeiten von Daten Grundlagen der Rechnerarchitektur Einführung 19 Maschinensprache Was macht dieses Programm? Berechne 0^2 + 1^2 + 2^2 + 3^2 +... + 100^2 Bildquelle: David A. Patterson
Rechnerorganisation und Rechnerentwurf
De Gruyter Studium Rechnerorganisation und Rechnerentwurf Die Hardware/Software-Schnittstelle Bearbeitet von David Patterson, John LeRoy Hennessy 5., erweiterte Auflage 2016. Taschenbuch. XIX, 814 S. Softcover
Grundlagen der Rechnerarchitektur. Organisation
Grundlagen der Rechnerarchitektur Organisation Prof. Dr. Hannes Frey Raum: B 208 Mail: frey@uni koblenz.de Feste Sprechzeiten: Mi 14:00 15:00 oder am besten direkt nach der Vorlesung oder noch besser in
Eingebettete Systeme
http://tams.informatik.uni-hamburg.de/ lectures/2013ss/vorlesung/es Norman Hendrich / Andreas Mäder Fakultät für Mathematik, Informatik und Naturwissenschaften Technische Aspekte Multimodaler Systeme Sommersemester
Wichtige Rechnerarchitekturen
Wichtige Rechnerarchitekturen Teil 4 PDP-11, VAX-11 TM 1 Einführung 1970 von DEC (Digital Equipment Corporation, Maynard Mass.), Produktion bis in die neunziger Jahre, heute noch etliche Maschinen in Gebrauch
Schreiben von Pages. Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen).
Schreiben von Pages Schreiben einer Page in den Swap Space ist sehr teuer (kostet millionen von CPU Zyklen). Write Through Strategie (siehe Abschnitt über Caching) ist hier somit nicht sinnvoll. Eine sinnvolle
moderne Prozessoren Jan Krüger [email protected]
moderne Prozessoren Jan Krüger [email protected] Übersicht FachChinesisch SPARC - UltraSparc III/IV PowerPC - PowerPC 970(G5) X86 - Pentium4(Xeon), Itanium, (Pentium M) X86 - AthlonXP/MP,
Seminar Parallele Rechnerarchitekturen SS04 \ SIMD Implementierung aktueller Prozessoren 2 (Dominik Tamm) \ Inhalt. Seite 1
\ Inhalt Seite 1 \ Inhalt SIMD Kurze Rekapitulation 3Dnow! (AMD) AltiVec (PowerPC) Quellen Seite 2 \ Wir erinnern uns: Nach Flynn s Taxonomie kann man jeden Computer In eine von vier Kategorien einteilen:
Kompatibilitätsliste getesteter Mobiltelefone Compatibility list of tested mobile phones
Liste gültig für folgende e CD 600 IntelliLink und Navi 950 IntelliLink: Ampera, Astra, Cascada, Meriva, Zafira Tourer (ab jahr 2014) List valid for following designs with CD 600 IntelliLink and Navi 950
Grundlagen der Rechnerarchitektur. MIPS Assembler
Grundlagen der Rechnerarchitektur MIPS Assembler Übersicht Arithmetik, Register und Speicherzugriff Darstellung von Instruktionen Logische Operationen Weitere Arithmetik Branches und Jumps Prozeduren 32
Neue Prozessor-Architekturen für Desktop-PC
Neue Prozessor-Architekturen für Desktop-PC Bernd Däne Technische Universität Ilmenau Fakultät I/A - Institut TTI Postfach 100565, D-98684 Ilmenau Tel. 0-3677-69-1433 [email protected] http://www.theoinf.tu-ilmenau.de/ra1/
Prinzipien und Komponenten eingebetteter Systeme
1 Prinzipen und Komponenten Eingebetteter Systeme (PKES) (2) Mikrocontroller I Sebastian Zug Arbeitsgruppe: Embedded Smart Systems 2 Veranstaltungslandkarte Fehlertoleranz, Softwareentwicklung Mikrocontroller
Prozessor- und Rechnerarchitekturen (Master)
Prozessor- und Rechnerarchitekturen (Master) Themen am 28.06.17: Semesterrückblick, Terminplanung Ihrer Vorträge ProRecArc17_V10 Ulrich Schaarschmidt HS Düsseldorf, SS 2017 V1 (5.4.): Termine + mögliche
Digitaltechnik und Rechnerstrukturen Lothar Thiele Institut für Technische Informatik und Kommunikationsnetze ETH Zürich 1.
Materialien Digitaltechnik und Rechnerstrukturen Lothar Thiele Institut für Technische Informatik und Kommunikationsnetze ETH Zürich 1. Einleitung 1 Digitaltechnik und Rechnerstrukturen Vorlesungs- und
Gleitkommaarithmetik. Erhöhen der Genauigkeit. Grundlagen der Rechnerarchitektur Logik und Arithmetik 124
Gleitkommaarithmetik Erhöhen der Genauigkeit Grundlagen der Rechnerarchitektur Logik und Arithmetik 124 Guard Bit, Round Bit und Sticky Bit Bei der Darstellung der Addition und Multiplikation haben wir
Kompatibilität Handys BURY Cradle Universal
1 Apple iphone A' 2 Apple iphone 3G A' 3 Apple iphone 3GS A' 4 Apple iphone 4 A' 5 Apple iphone 4S A' 6 Apple iphone 5 A' 7 Apple iphone 5c A' 8 Apple iphone 5s A' 9 BlackBerry 8100 Pearl F 10 BlackBerry
Bluetooth Mobiltelefon-Kompatibilitätsliste
Hyundai i40 Hyundai ix35 Hyundai i30 Hyundai ix20 Hyundai i20 Hyundai i10 Acer liquidmini E310 Android v2.2.2 iphone ios 3.1.3 (7E18) iphone 3G ios 4.0 (8A293) ios 4.1 (8B117) ios 4.0 (8A293) ios 4.1 (8B117)
Wie groß ist die Page Table?
Wie groß ist die Page Table? Im vorigen (typischen) Beispiel verwenden wir 20 Bits zum indizieren der Page Table. Typischerweise spendiert man 32 Bits pro Tabellen Zeile (im Vorigen Beispiel brauchten
. EMC Folie: 1 Prof. Dr.-Ing. Alfred Rozek Berlin. SoC. Rapid Prototyping VoIP
-Berlin EMC45 732002 Folie: 1 Prof Dr-Ing Alfred Rozek Berlin Schöne neue Welt (Brave New World; Aldous Huxley) -Berlin ebusiness ecommerce emobile mcommerce edesign Bluetooth SoC GSM GPRS UMTS Time-To-Market
Mikrocontroller vs. Mikroprozessor 1/3
Mikrocontroller vs. Mikroprozessor 1/3 Kriterium Microprozessor Microcontroller Aufgaben Nur für Rechenaufgaben zuständig, I/O praktisch nur mit zusätzlichen Bausteinen Speicher GB-Bereich, erweiterbar,
Kompatibilitätsliste getesteter Mobiltelefone Compatibility list of tested mobile phones
Liste gültig für folgende e CD 600 IntelliLink und Navi 950 IntelliLink: Ampera, Astra, Cascada, Meriva, Mokka, Zafira Tourer (ab jahr 2014) Alcatel One Touch 918D Android 2.3.6 Partly problems with audio
Quiz. Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset.
Quiz Gegeben sei ein 16KB Cache mit 32 Byte Blockgröße. Wie verteilen sich die Bits einer 32 Bit Adresse auf: Tag Index Byte Offset 32 Bit Adresse 31 3 29... 2 1 SS 212 Grundlagen der Rechnerarchitektur
Kompatibilitätsliste getesteter Mobiltelefone Compatibility list of tested mobile phones
Liste gültig für folgende le CD 600 IntelliLink und Navi 950 IntelliLink: Ampera, Astra, Cascada, Meriva, Mokka, Zafira Tourer (ab ljahr 2014) l Alcatel One Touch 918D Android 2.3.6 Partly problems with
Systemanforderungen. Für BauBit PRO, BauBit Mobile und BauBit LEXOCAD. HOTLINE
Letzte Aktualisierung: 14.07.2017 Verteiler: Systemadministrator Systemanforderungen Für BauBit PRO, BauBit Mobile und BauBit LEXOCAD ABBF Bausoft AG Route André Piller 29 1762 Givisiez 026 469 70 30 [email protected]
Betriebssysteme für mobile Endgeräte p.1
Betriebssysteme für mobile Endgeräte Übersicht und Marktanalyse Silvio Böhler [email protected] Internet Economics Betriebssysteme für mobile Endgeräte p.1 Betriebssysteme für mobile Endgeräte Charakteristiken
Grundlagen der Rechnerarchitektur. Speicher
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
Die Technik hinter IoT: Arduino, Raspberry Pi & Co.
Die Technik hinter IoT: Arduino, Raspberry Pi & Co. Praxisbeispiele für den Hausgebrauch Uwe Steinmann MMK GmbH 25.-26. September 2017 Uwe Steinmann (MMK GmbH) Die Technik hinter IoT 25.-26. September
Was ist die Performance Ratio?
Was ist die Performance Ratio? Wie eben gezeigt wäre für k Pipeline Stufen und eine große Zahl an ausgeführten Instruktionen die Performance Ratio gleich k, wenn jede Pipeline Stufe dieselbe Zeit beanspruchen
Grundlagen der Rechnerarchitektur. Ein und Ausgabe
Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Parallele und Serielle Busse Zugriff auf IO Geräte Parallelität und IO: Raid Systeme Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Parallele
BLUETOOTH TECHNOLOGIE : Liste der von RENAULT getesteten und empfohlenen Telefone
Funktion Systems sicherzustellen (keine automatische Warteschleife, BluetoothVerbindung nicht don't allow a fully functional and secure operation (automatic holdon function, tone generation for Automatic
Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen
Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)
BLUETOOTH TECHNOLOGIE : Liste der von RENAULT getesteten und empfohlenen Telefone. Graue Felder: Gray line:
Getestetes Mobiltelefon nicht empfohlen in Verbindung mit dem : Die Qualität des (keine automatische Warteschleife, BluetoothVerbindung nicht zuverlässig...) (automatic holdon function, tone generation
Assembler am Beispiel der MIPS Architektur
Assembler am Beispiel der MIPS Architektur Frühere Einsatzgebiete MIPS Silicon Graphics Unix Workstations (z. B. SGI Indigo2) Silicon Graphics Unix Server (z. B. SGI Origin2000) DEC Workstations (z.b.
Vom Smart Dust zum Smart Phone: Verfügbare SensingPlattformen. Adrian Friedli [email protected]
Vom Smart Dust zum Smart Phone: Verfügbare SensingPlattformen Adrian Friedli [email protected] Verteilte Systeme Seminar, ETH Zürich, 24. Februar 2009 Übersicht Sensornetze Mobiltelefone Sensornetze
Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega128
Grundlagen - Grundbegriffe, Aufbau, Rechnerarchitekturen, Bus, Speicher - Maschinencode, Zahlendarstellung, Datentypen - ATMELmega128 Progammierung in C - Vergleich C und C++ - Anatomie eines µc-programmes
Smartphone Betriebssysteme
Wissenswertes über Mobiltelefone und deren Programme Betriebssysteme...2 Aktuelle Systeme...2 ios...2 Android...3 Windows Phone...3 BlackBerry...4 Symbian...4 Bada...5 Sie haben Fragen zu unseren Services
Cache Blöcke und Offsets
Cache Blöcke und Offsets Ein Cache Eintrag speichert in der Regel gleich mehrere im Speicher aufeinander folgende Bytes. Grund: räumliche Lokalität wird wie folgt besser ausgenutzt: Bei Cache Miss gleich
Struktur und Operationsprinzip von Prozessoren
Zentrum für Informationsdienste und Hochleistungsrechnen (ZIH) Struktur und Operationsprinzip von Prozessoren Sommersemester 2008 Zellescher Weg 14 Treffz-Bau (HRSK-Anbau) - HRSK 151 Tel. +49 351-463 -
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Grundbegriffe Hard Disks und Flash RAM Zugriff auf IO Geräte RAID Systeme SS 2012 Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Grundbegriffe
Samsungs Exynos 5 Dual
Fakultät Informatik, Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Samsungs Exynos 5 Dual Candy Lohse Dresden, 12.12.12 Gliederung 1. Motivation und
Pipelining. Die Pipelining Idee. Grundlagen der Rechnerarchitektur Prozessor 45
Pipelining Die Pipelining Idee Grundlagen der Rechnerarchitektur Prozessor 45 Single Cycle Performance Annahme die einzelnen Abschnitte des MIPS Instruktionszyklus benötigen folgende Ausführungszeiten:
Cache Grundlagen. Schreibender Cache Zugriff. SS 2012 Grundlagen der Rechnerarchitektur Speicher 22
Cache Grundlagen Schreibender Cache Zugriff SS 212 Grundlagen der Rechnerarchitektur Speicher 22 Eine einfache Strategie Schreibt man nur in den Cache, werden Cache und darunter liegender Speicher inkonsistent.
Einleitung. Dr.-Ing. Volkmar Sieh WS 2005/2006. Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg
Technologische Trends Historischer Rückblick Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2005/2006 Technologische Trends Historischer Rückblick Übersicht
Datenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
Mobilgeräte, Smartphone, PDA & Co. (C) 2004 PI-Data GbR, Voigt Consulting AG - http://www.pi-data.de, http://www.voigt-ag.de
Mobilgeräte, Smartphone, PDA & Co Wozu Mobilgeräte? Geräteklassen Industriegeräte Geräte im Detail Vorführgeräte 1.1 Wozu Mobilgeräte? PIM (Personal Information Management) Address- und Telefonbuch Kalender
Smartphone Google Nexus 6P
HR-imotion Kompatibilität/Compatibility 2017 / 05 Gerätetyp Hersteller Gerät T5-12110 T5-12120 T5-1223 T5-1238 T5-1263 T5-1800 T5-18100 T5-1814 T5-1843 T5-1880 T5-1889 T5-19105 T5-25501 T5-25502 T5-30500
Rechnerstrukturen Winter EINFÜHRUNG. (c) Peter Sturm, University of Trier 1
1. EINFÜHRUNG (c) Peter Sturm, University of Trier 1 Teilnehmer Vorlesung für Bachelor- InformaFk Vorlesungszeiten MiIwochs, 12.30 14.00 Uhr, Hörsaal H7 ÜbungsbläIer wird in der Vorlesung besprochen Übungen
Einführung in die Systemprogrammierung
Einführung in die Systemprogrammierung Speedup: Grundlagen der Performanz Prof. Dr. Christoph Reichenbach Fachbereich 12 / Institut für Informatik 30. April 2015 Eine Aufgabe aus der Praxis Gegeben ein
Systemanforderungen (Oktober 2016)
Systemanforderungen (Oktober 2016) INHALTSVERZEICHNIS Einführung... 2 Einzelplatzinstallation... 2 Peer-to-Peer Installation... 2 Client/Server Installation... 3 Terminal- oder Citrix Server Installationen...
Kompatibilitätsliste getesteter Mobiltelefone
Alcatel One Touch 997D Android 4.0.4 Audiowiedergabe ist nicht zuverlässig. Apple iphone 3G ios 4.2.1 Apple iphone 4 ios 6.0 Apple iphone 4S ios 6.0 (10A403) Apple iphone 5 ios 6.1 (10B143) Apple iphone
Datenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
Im Bereich der Entwicklung und Herstellung von Prozessoren spielen
Prozessor (CPU) Allgemeines, Begriffe, Entwicklung Der Prozessor ist heutzutage das Herzstück fast eines jeden elektronischen Geräts. Er ist ein hochkomplexer Chip, der mit feinsten Halbleiterstrukturen
Intel 80x86 symmetrische Multiprozessorsysteme. Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte
Intel 80x86 symmetrische Multiprozessorsysteme Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte Gliederung I. Parallel Computing Einführung II.SMP Grundlagen III.Speicherzugriff
Kompatibilität Handys BURY ActiveCradle Universal NEW
software / 1 Apple iphone A' 0-07-0258-0.07 3.0 (7a341) 2 Apple iphone 3G A' 0-07-0258-0.07 4.2.1 (8c148) 3 Apple iphone 3GS A' 0-07-0258-0.07 6.1.2 (10b146) 4 Apple iphone 4 A' 0-07-0258-0.07 7.0 (11a465)
Wichtige Rechnerarchitekturen
Wichtige Rechnerarchitekturen Teil 1 Überblick 1 Rechnergeschichte: Mechanische Rechenmaschinen Mechanische Rechenmaschinen (17.Jahrhundert) Rechenuhr von Schickard (1623) Pascaline von Blaise Pascal (1642)
Datenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:
Grundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Speicher Übersicht Speicherhierarchie Cache Grundlagen Verbessern der Cache Performance Virtueller Speicher SS 2012 Grundlagen der Rechnerarchitektur Speicher 2 Speicherhierarchie
BLUETOOTH TECHNOLOGIE : Liste der von RENAULT getesteten und empfohlenen Telefone. Automatische Übertragung. Automatic transfer
Funktion Available Getestetes Mobiltelefon nicht empfohlen in Verbindung mit dem Renault : Die Qualität des Mobiltelefons wird nicht in Frage optimale und sichere Bedienung des s sicherzustellen (keine
Grundlagen der Rechnerarchitektur. Ein und Ausgabe
Grundlagen der Rechnerarchitektur Ein und Ausgabe Übersicht Parallele und Serielle Busse Zugriff auf IO Geräte Parallelität und IO: Raid Systeme Grundlagen der Rechnerarchitektur Ein und Ausgabe 2 Parallele
