Intel 80x86 symmetrische Multiprozessorsysteme. Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte

Transkript

1 Intel 80x86 symmetrische Multiprozessorsysteme Eine Präsentation im Rahmen des Seminars Parallele Rechnerarchitekturen von Bernhard Witte

2 Gliederung I. Parallel Computing Einführung II.SMP Grundlagen III.Speicherzugriff unter SMP IV.Intel 80x86 SMP-Systeme

3 Parallel Computing Einführung Flynn's Taxonomie - Unterscheidet Instruktionstrom und Datenstrom auf Verhältnismäßigkeit SISD SIMD MISD MIMD MIMD-Konzept entweder: - Multi-Prozessor-System oder - Multi-Rechner-System

4 Parallel Computing Einführung Asymmetrische Architektur - Stichwort: Master-/ Slave-CPU

5 Parallel Computing Einführung Symmetrische Architektur - Stichwort: shared memory

6 Parallel Computing Einführung Symmetrische Architektur - Stichwort: shared I/O

7 Gliederung I. Parallel Computing Einführung II.SMP Grundlagen III.Speicherzugriff unter SMP IV.Intel 80x86 SMP-Systeme

8 SMP Grundlagen SMP-System: Ein Symmetric Multi Processing-System ist ein System, bei dem die aktiven CPU's gleichberechtigt auf die gesamten Systemressourcen zugreifen können. SMP-Motivation: - mehr Rechenleistung (Zeitsparfaktor) - preisgünstige MIMD-Variante

9 SMP Grundlagen SMP-Ziele: - n Prozessoren berechnen ein Problem in n-facher Geschwindigkeit - n Prozessoren berechnen n Probleme echt parallel - möglichst viel PC-Technologiestandards beibehalten Speedup: - Speedup = T (s) / T (p)

10 SMP Grundlagen SMP-Anforderungen: - Spezielle Betriebssystemsoftware - Spezielle Anwendungssoftware SMP-Betriebssysteme: - MS winnt, win2000, winxp - GNU/Linux Systeme - Sun Solaris - FreeBSD

11 SMP Grundlagen Vorteile - Rechenleistung - Softwarekompatibilität - PC-Technologie - mehr User arbeiten effizienter an einem System Nachteile - spezielle Anwendersoftware - spezielle Betriebssystemsoftware - Kostenfaktor (#CPU-abhängig!!!)

12 Gliederung I. Parallel Computing Einführung II.SMP Grundlagen III.Speicherzugriff unter SMP IV.Intel 80x86 SMP-Systeme

13 Speicherzugriff unter SMP Man unterscheidet grob zwischen 3 möglichen Zugriffsarten auf den gemeinsamen Speicher: - UMA (Uniform Memory Access), typisch Intel 80x86 basierte SMP-Systeme - NUMA (Non Uniform Memory Access), AMD Opteron (Hypertransport) - COMA (Cache Only Memory Access), nicht Intel 80x86 konform

14 Speicherzugriff unter SMP: UMA Gleichförmiger Speicherzugriff, hohe Anforderungen an das Verbindungsnetzwerk

15 Speicherzugriff unter SMP: NUMA Ungleichförmiger Speicherzugriff, verringerte Anforderungen an das Verbindungsnetzwerk

16 Speicherzugriff unter SMP: COMA Nur-Cache Speicherzugriff, sehr wenig Anforderungen an das Verbindungsnetzwerk

17 Das Cache-Kohärenz-Problem Eine CPU rechnet mit veralteten Daten aufgrund von Zwischenspeicherung im Cache Lösung: MESI-Protokoll von Intel (seit Pentium) - Modified: Cacheinhalt wurde verändert - Exclusive: Cacheinhalt ist lokal gültig - Shared: Cacheinhalt ist global gültig - Invalid: Cacheinhalt ist ungültig 2 bits jeder Datenzeile im Cache enthalten ihren aktuellen Zustand (M, E, S oder I)

18 Gliederung I. Parallel Computing Einführung II.SMP Grundlagen III.Speicherzugriff unter SMP IV.Intel 80x86 SMP-Systeme

19 Geschichte der 80x86-Architektur Neben Intel: Cyrix, NEC Corporation, IBM, Transmeta, IDT und vor allem AMD. 1978: 16-bit Ära 1985: 32-bit Ära 2003: 64-bit Ära Prozessortyp: Eingeführt in: Hauptverwendungszweck: Desktop Embedded Systeme Desktop Desktop Desktop Pentium 1993 Desktop Pentium Pro 1995 Server/ SMP Pentium MMX 1997 Desktop Pentium II 1997 Desktop Celeron 1998 Desktop Pentium II Xeon 1998 Server/ SMP Pentium III 1999 Desktop Pentium III Xeon 1999 Server/ SMP Pentium Desktop Xeon 2001 Server/ SMP

20 Design der 80x86-Architektur CISC: Complex Instruction Set Computing 0xA0B70708 als B7 A0 gespeichert: little-endian Rückwärtskompatibilität 256 Interrupts (Soft- und Hardware) Neuere x86-architekturen übersetzen die x86- Instruktionen mehr RISC

21 Intel Multi-Prozessor Spezifikationen Ein Intel 80x86 SMP-System ist eine Erweiterung des traditionellen Uni-Prozessor-Systems, dass aber zu 100% zu PC/AT-Systemen binär kompatibel ist. PC/AT-kompatibel bezieht sich auf Software, und nicht auf Hardware Intel Multi-Prozessor Spezifikation, Version 1.4, vom

22 Merkmale der MP-Spezifikation Eine Multiprozessorerweiterung zu der PC/AT-Plattform, die sowohl alle Uniprozessor- als auch alle Multiprozessor-Binärdaten verarbeiten kann. Unterstützung für symmetric multiprocessing mit ein oder mehreren CPU's der Intel 80x86 Architektur, wie zum Beispiel die Intel486 oder Pentium Familie. Unterstützung für symmetrische E/A-Interrupt Behandlung mit dem APIC, einem MP-Interrupt-Controller. Die Flexibilität, ein BIOS mit nur minimaler SMP-Unterstützung zu betreiben. Ein optionaler MP-Eintrag, um Informationen einem MP-Betreibssystem zugänglich zu machen. Kompatibilität des MP-Systems zu Standardbussen, wie ISA, EISA, PCI, usw...

23 Das Multiprozessor-BIOS Standard-PC/AT Basic Input Output System: - Test der Systemkomponenten - Aufbau der Konfigurationstabellen für das OS - Initalisierung aller Komponenten MP-PC/AT BIOS übernimmt zusätzlich: - Test der SMP-Komponenten (z.b.: APIC) - Aufbau der SMP-Konfigurationstabellen für das OS (egal ob SMP-fähig oder nicht) - Initialisierung der gesamten SMP-Hardware

24 Das Multiprozessor-BIOS Das MP-BIOS als Herz der Spezifikation

25 Hierarchie eines SMP-Systems Die Multiprozessor-System Architektur

26 Prozessoren in Intel SMP-Systemen Bootstrap Prozessor und Application Prozessor

27 Der Advanced Programmable Interrupt Controller Der APIC ist aufgeteilt in 2 verschiedene Einheiten: - local APIC - I/O APIC Beide Einheiten kommunizieren über den ICC-Bus, den Interrupt Controller Communications-Bus. Aufgabe der APICs: - den interruptbezogenen Busverkehr zu übernehmen, um den Speicherbus zu entlasten - Den Prozessoren helfen, Interruptanfragen zu behandeln

28 Der local APIC speziell Der local APIC steuert auch die sogenannten IPIs (Interprocessor Interrupts) IPIs erlauben einem beliebigen Prozessor jeden anderen Prozessor oder mehrere Prozessoren zu unterbrechen Zwei Beispiele sind der INIT IPI und der STARTUP IPI, welche beide für den Systemstart benutzt werden

29 Quellenangaben Skript zu der Vorlesung Rechnerarchitektur 2, Universität Mannheim, Wintersemester 03/04 Skript zu der Vorlesung Rechnerarchitektur, Johann Wolfgang Goethe-Universität, Wintersemester 03/04 Skript zu der Vorlesung Betriebssysteme II, Universität der Bundeswehr, Frühjahr 2003