Johann Wolfgang Goethe-Universität

Transkript

1 Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory Module DS: Data Stream

2 SIMD (single instruction, multiple data stream): DS SM SM PU 1 DS 1 MM 1 PU 1 MM 1 CU IS PU 2 DS 2 MM 2 CU IS PU 2 MM 2 PU n DS n MM m PU n MM m IS Feldrechner IS Vektorrechner DS CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory Module DS: Data Stream

3 MISD (multiple instruction, single data stream): IS 1 CU 1 IS 1 PU 1 DS IS 2 CU 2 IS 2 PU 2 SM MM 1 MM 2 MM m IS n CU n IS n PU n DS IS n IS 2 IS 1 CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory Module DS: Data Stream

4 MIMD (multiple instruction, multiple data stream): SM IS 1 IS 1 CU 1 IS 1 PU 1 DS 1 MM 1 IS 2 IS 2 CU 2 IS 2 PU 2 DS 2 MM 2 IS n CU n IS n PU n DS n MM m IS n Multiprozessoren (Parallelrechner) CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory Module DS: Data Stream

5 6.2 SISD-Rechner Operationsprinzip der SISD-Rechner ist die sequentielle Programmabarbeitung durch einen einzigen Prozessor. Diesem Prinzip liegt die zentrale Steuerung durch ein Steuerwerk und die zentrale Verarbeitung durch ein Rechenwerk zugrunde. In einem Befehlszyklus wird höchstens ein Befehl aus dem Hauptspeicher geholt und dann ausgeführt. Ein Befehlszyklus, d.h. die Folge von Aktionen, bis der nächste Befehl aus dem Hauptspeicher geholt wird, besteht aus den Teilzyklen: Befehl holen (instruction fetch) Befehl dekodieren und ausführen (instruction execute) SISD (single instruction, single data stream): IS -Maschinenbefehle CU IS DS PU Mikrobefehle Operanden MM CU: Control Unit PU: Processor Unit MM: Memory Module SM: Shared Memory IS: Instruction Stream DS: Data Stream Mono (Mikro-)prozessoren

6 In einem sehr einfachen Computersystem ist die CPU direkt mit dem Hauptspeicher (HS) verbunden. Das Bussystem transportiert die Adresse von der CPU zum Speicher (A), signalisiert bestimmte Zeitbedingungen und die Richtung des Datentransfers (Control C) und überträgt die Daten (D). Dabei wird die CPU mit einem regelmäßig im Abstand t c auftretenden Signal versorgt. Alle Aktionen der CPU können im Vielfachen dieser Taktzeit tc gemessen werden. Der Kehrwert von t c ist die Taktfrequenz f c = 1/t c. Der Befehlszyklus ist durch folgenden sich wiederholenden Ablauf gekennzeichnet: 1. A Befehlsadresse CPU legt Befehlsadresse auf Bus A 2. D Befehl HS legt adressiertes Datum (=Befehl) auf D 3. Decodierung CPU decodiert Befehl 4. A Operandenadresse CPU legt Operandenadresse auf Bus A 5. D Operand HS legt Operand auf D 6. Ausführung CPU führt Verarbeitung aus 7. A Ergebnisadresse CPU legt Ergebnisadresse auf Bus A 8. D Ergebnis CPU legt Ergebnis auf D goto1.

7 Befehle + Operanden (Daten) Befehle + Operanden A CPU D Cache HS t c C Speicher Schritt Kürzel Inhalt 1 und und und 8 BH BD OH BA ES Befehl Befehl Operand Befehl Ergebnis holen decodieren holen ausführen speichern t c t c t c t c t c

8 Befehlszyklus Fetch: IR <= Datenbus; PC <= PC + 1; nextstate <= decode; Execute_OP2: Execute_OP1: r3 <= r1 + r2; -- Fetch vorbereiten nextstate <= fetch; Adressbus <= PC; Decode: case IR is when OP1: nextstate <= Execute_OP1; when OP2: nextstate <= Execute_OP2; when load: nextstate <= Execute_load1; when store: nextstate <= Execute_store1; end case; z.b. OP1: add OP2: sub

9 Bei SISD-Rechnern unterscheidet man die folgenden Architekturen: von Neumann-Architektur Die von Neumann-Architektur zeichnet sich durch eine sehr einfache Struktur mit einem gemeinsamen Speicher für Daten und Programme aus. Das Programm und die Daten müssen nacheinander aus dem Speicher gelesen werden. Harvard-Architektur Bei der Harvard-Architektur handelt es sich um eine kompliziertere Struktur mit getrenntem Speicher für Daten und Programme. Das Programm und die Daten können gleichzeitig aus dem Speicher gelesen werden.

10 Programmund Datenspeicher SISD-Rechner Die von Neumann-Architektur Prozessor (FSMD) Adressen Bedingungscodes Steuersignale Steuerwerk (Programmzähler, Instruktionsregister, Steuerregister) Mikrobefehle Datenpfad (Datenregister, ALU, Shifter, MUX, DEMUX) Daten- und Maschinenbefehle

11 Programmspeicher Johann Wolfgang Goethe-Universität SISD-Rechner Die Harvard-Architektur Mikroprozessor-Chip Prozessor (FSMD) Daten speicher Bedingungscodes Maschinenbefehle Steuersignale Adresse des Maschinenbefehls Steuerwerk (Programmzähler, Instruktionsregister, Steuerregister) Mikrobefehle Datenpfad (Datenregister, ALU, Shifter, MUX, DEMUX) Ergebnisse Steuersignale Operanden Programmcache Datencache

12 Karte oder Chip (typisch bei Mikrocontrollern) Peripheriegerät Peripheriegerät Mikroprozessor Hauptspeicher, Cache Interface z.b. seriell Interface z.b. parallel (on chip cache) Hardware System Architektur (HSA)

13 Prozessorbus Cache Mikroprozessor Speicherbus- Controller Haupt- Speicher E/A-Bus- Controller Speicherbus / Systembus Systembus / Ein-/Ausgabebus Mehrbussystem

14 Stromversorgungskarte Rechnerkarte z.b. Prozessor, Speicher, Interfaces Interface- Karte z.b. Analog- Digital- Umsetzer Interface- Karte z.b. Digital- Analog- Umsetzer Interface- Karte z.b. IEC-Bus- Adapter Bus-Logik Bus-Logik Bus-Logik Bus-Logik Backplane Modulares Mehrkartensystem