1. Speicherbausteine JK-RS-Master-Slave-Flip-Flop

Transkript

1 1. Speicherbausteine 1.1. JK-RS-Master-Slave-Flip-Flop Dieser Speicherbaustein (Kurz JK-RS) hat 5 Eingänge (J,K,R,S und Clk) und zwei Ausgänge ( und ). Funktion Werden die Eingänge J,K und Clock auf 0 gelegt, so benimmt sich das Flip-Flop wie ein normales RS-Flip-Flop. Werden R und S auf 0 gelegt, erhalten wir folgendes Verhalten: - Solange Clk auf 0 oder 1 ist, ändert sich der Ausgang nicht. Nur wenn Clk einen Übergang von 0 auf 1 macht (=positive Flanke von Clk) ändert sich der Ausgang entsprechend der Eingänge J und K - Sind J und K auf 0 bleibt unverändert - Ist J=1 und K=0 geht (bei der Flanke von Clk) auf 1 (Set) - Ist J=0 und K=1 geht auf 0 (Reset) - Ist J=K=1 wechselt (bei der Flanke von Clk) auf NOT(), d.h. aus 0 wird 1 und umgekehrt (=Zählerfunktion des JK-RS). 1

2 2. Zustandsdiagramme 2.1. Grundlagen Ein Zustandsdiagramm (englisch: Bubble-Diagram) ist eine Methode, um Steuerungsaufgaben in eine elektronische Schaltung (oder ein Programm) zu übersetzen. Zustände Ein "Zustand" ist eine Betriebsart, in der die Steuerung bleibt, bis sie durch äußere Umstände in eine andere Betriebsart gebracht wird (z.b. Betriebsart Aus, Standby usw.). In einem Bubble-Diagram wird die gesamte Steuerungsaufgabe in Zustände zerlegt. Alle Ausgänge der Steuerung nehmen in jedem Zustand genau definierte Werte an. Im Diagramm werden diese Zustände durch Blasen ("bubbles") dargestellt. Übergangsbedingungen Die Übergänge, unter welchen Bedingung die Steuerung in einen anderen Zustand übergehen soll, werden im Bubble-Diagram durch Pfeile dargestellt. Neben den Pfeil schreibt man noch die Bedingung als boolsche Funktion der Eingänge. Synchrone Steuerungen Bei synchronen Steuerungen gibt es einen Taktimpuls, der die ganze Steuerung synchronisiert. Ein Übergang ist nur möglich, wenn die Übergangsbedingungen erfüllt sind und der Takt sich von 0 auf 1 ändert. Z.B. ist ein PC eine synchronisierte Steuerung, der Takt ist der Systemtakt, etwa 2800MHz. Im Bubble-Diagram kann man diese Synchronisierung durch einen Pfeil (steht für den 0-1-Übergang des Taktes) neben der Übergangsbedingung darstellen. Zustandsvariablen Die Zustände werden durch Zustandsvariablen (=bool sche Variablen) eindeutig gekennzeichnet, wobei mit n Variablen Systeme mit bis zu 2 n Zuständen beschrieben werden können. Die Vergabe der Variablen ist grundsätzlich beliebig, es muss nur darauf geachtet werden, dass sich bei einem Übergang immer nur eine Variable ändert. Man kann also die Zustände der Reihe nach mit ( Gray-Code ) nummerieren. Werden nicht 2 n Zustände benötigt, so müssen die nicht verwendeten Zustände als Dummy-Zustände ausgeführt werden, wobei diese Zustände immer mit Sicherheit (Übergangsbedingung 1) verlassen werden. Die Ausgänge wählt man sinnvoll gleich wie im nächsten echten Zustand, in den das System kommen wird. Set- und Reset-Bedingungen Bei der Realisierung wird jede Zustandsvariable durch ein JK-Flip-Flop ausgeführt. Synchrone Steuerungen verwenden für die Set-Bedingung den J-Eingang und für die Reset-Bedingung den K-Eingang, über den Clock-Eingang wird der Synchron-Impuls angeschlossen. Die Eingänge für R und S werden auf 0 angeschlossen. (Asynchrone Steuerungen verwenden stall R und S anstelle von J und K, Clock wird nicht belegt). Um die Set-Bedingung einer Variable z.b. zu bestimmen, geht man wie folgt vor: Man sucht einen Übergang, bei dem sich von 0 (in der Start-Blase) auf 1 (in der Ziel-Blase) ändert. Dann wird die bool sche Bedingung, die beim Überganspfeil eingetragen ist, mit den anderen Zustandsvariablen (z.b. M1, M2 und M3) mit UND 2

3 verknüpft, wobei jede Variable, die in der Start-Blase 0 ist, invertiert wird. Sollten mehrere Set-Bedingung existieren, werden diese mit ODER verknüpft. Für die Reset-Bedingungen verfährt man analog, wobei die 1-0 Übergänge der Variablen gesucht werden. Ausgangssignale In einer Wahrheitstabelle werden alle Zustände erfasst (d.h. die Zustandsvariablen bilden die Eingänge der Wahrheitstabelle) und die Ausgänge Spaltenweise zugeordnet. Dann ermittelt man für jeden Ausgang die bool sche Gleichung (disjunktive Normalform oder KV-Diagramm) und realisiert diese als elektronische Schaltung. Beispiel: Gegeben ist ein System mit 3 Zuständen (+ ein Dummyzustand), drei Steuereingängen (+ Synchrontakt) und 2 Ausgängen. Das Zustandsdiagramm der Steuerung sieht wie folgt aus: S1^Z Z1 00 Z2 01 1^Z S2^Z S1^Z Dummy 10 Z3 11 S3^Z Dabei sollen die Ausgänge laut nachfolgender Tabelle belegt werden: Zustand A1 A2 Z1 0 0 Z2 1 1 Z3 1 0 Aus dem Bubble-Diagramm leitet man folgende Set- und Reset-Bedingungen ab: Variable Set-Bedingung Reset-Bedingung ( M1 S2) ( M1 S3) ( M1 S2) ( M1 S3) M 1 S1 = M1 S1 = NOR(M1, S1) NAND(NAND(M1,S2),NAND(M1,S3)) = = M1 M 0 S1 = S1 = NOR(,S1) M 0 1= 3

4 Die Wahrheitstabelle für die Ausgänge hat folgende Form: Zustand M1 A1 A2 Z Z Z Dummy Daraus kann man ablesen: A1 = A2 = M1 = M1 = NOR(M1,) Daraus ergibt sich die vollständige Schaltung: Clk S1 S J A1 K R A2 S2 S3 M1 S J K R 4

5 Data sheet acquired from Harris Semiconductor SCHS032