Mikrocontroller und Mikroprozessoren

Transkript

1 Uwe Brinkschulte Theo Ungerer Mikrocontroller und Mikroprozessoren 3. Auflage 4y Springer

2 Inhaltsverzeichnis Vorwort Vorwort zur 2. Auflage Vorwort zur 3. Auflage Inhaltsverzeichnis VII IX XI XIII 1 Grundlagen Mikroprozessoren, MikroController, Signalprozessoren und SoC PC-Systeme Eingebettete und ubiquitäre Systeme Leistungsmessung und Leistungsvergleich 12 2 Grundlegende Prozessortechniken Befehlssatzarchitekturen Prozessorarchitektur, Mikroarchitektur und Programmiermodell 17.2 Datenformate 18.3 Adressraumorganisation 22.4 Befehlssatz 23.5 Befehlsformate 26.6 Adressierunesarten r CISC-und RISC-Prinzipien Befehlssatzbeispiele Frühe RISC-Rechner Das Berkeley RISC-Projekt Die DLX-Architektur Einfache Prozessoren und Prozessorkerne Von-Neumann-Prinzip Grundlegender Aufbau eines Mikroprozessors Einfache Implementierungen Pipeline-Prinzip Befehls-Pipelining Grundlegende Stufen einer Befehls-Pipeline Die DLX-Pipeline Pipeline-Konflikte 55

3 XIV Inhaltsverzeichnis Datenkonflikte und deren Lösungsmöglichkeiten Steuerflusskonflikte und deren Lösungsmöglichkeiten Sprungzieladress-Cache Statische Sprungvorhersagetechniken Strukturkonflikte und deren Lösungsmöglichkeiten Ausführung in mehreren Takten Weitere Aspekte des Befehls-Pipelining 71 3 Mikrocontroller Abgrenzung zu Mikroprozessoren Anwendungsfelder Prozesssteuerung Steuerung von Bedienelementen Leistungsklassen und industrielle Mikrocontrollerfamilien Auswahlkriterien für den Einsatz von Mikrocontrollern Software-Entwicklung Forschungstrends Systems-on-Chip (SoC) Energiespar-Techniken Java und Java-Prozessoren für eingebettete Systeme Selbstorganisation und Organic Computing Mikrocontroller-Komponenten Prozessorkerne Ein-/Ausgabeeinheiten Anbindung an den Prozessorkern Digitale parallele Ein-/Ausgabeeinheiten Digitale serielle Ein-/Ausgabeeinheiten Wandlung zwischen analogen und digitalen Signalen Zeitgeberbasierte Einheiten Zähler und Zeitgeber Capture-und-Compare-Einheit ~ Pulsweitenmodulator Watchdog-Einheit Echtzeit-Ein-/Ausgabeeinheiten Speicher Festwertspeicher Schreib-/Lesespeicher Unterbrechungssteuerung DMA Erweiterungsbus Beispiele verschiedener Mikrocontroller ATmegal28A-ein kompakter Mikrocontroller Prozessorkern Unterbrechungsbehandlung 215

4 Inhaltsverzeichnis XV Speicher und Adressraum Ein-/Ausgabeeinheiten und Zähler/Zeitgeber Erweiterungsbus MC ein Mikrocontroller mittlerer Leistung Prozessorkern Unterbrechungsbehandlung Speicher und Adressraum Ein-/Ausgabeeinheiten und Zähler/Zeitgeber Erweiterungsbus PXA270 ein Hochleistungs-Mikrocontroller Prozessorkern Unterbrechungsbehandlung Speicher und Adressraum Ein-/Ausgabeeinheiten und Zähler/Zeitgeber Erweiterungsbus MCore- optimiert für niedrigen Energieverbrauch Reduktion der Busaktivitäten und Erhöhung der Code-Dichte Statisches Power-Management Dynamisches Power-Management Komodo - ein Forschungs-Mikrocontroller Prozessorkern Echtzeit-Scheduling Unterbrechungsbehandlung Anbindung der peripheren Komponenten Evaluierungs-Ergebnisse Weiterführende Konzepte Hochperformante Mikroprozessoren Von skalaren RISC- zu Superskalarprozessoren Komponenten eines superskalaren Prozessors Superskalare Prozessor-Pipeline Präzisierung des Begriffs superskalar" Die VLIW-Technik Die EPTC-Technik Vergleich der Superskalar- mit der VLIW- und der EPIC-Technik Die Superskalartechnik Befehlsbereitstellung Code-Cache-Speicher Befehlsholestufe Trace Cache Sprungvorhersage und spekulative Ausführung Grundlagen Dynamische Sprungvorhersagetechniken Ein- und Zwei-Bit-Prädiktoren Korrelationsprädiktoren 318

5 XVI Inhaltsverzeichnis Zweistufig adaptive Prädiktoren gselect- und gshare-prädiktoren Hybridprädiktoren Zuverlässigkeitsabschätzung Weitere Prädiktoren zur Interferenzverringerung Prädikation Mehrpfadausfühaing Vorhersage bedingter Sprungbefehle mit indirekter Adressierung Sprungvorhersage in kommerziellen Mikroprozessoren Sprungvorhersage mit hoher Bandbreite Datenabhängigkeits-, Adress- und Wertespekulationen Decodierung und Registerumbenennung Decodierung Registeaimbenennung Befehlszuordnung Ausführungsstufen Gewährleistung der sequenziellen Programmsemantik Rückordnungsstufe Präzise Unterbrechungen Rückordnungspuffer Verzicht auf die Sequenzialisierung bei der Rückordnung Speicherverwaltung Speicherhierarchie Register und Registerfenster Virtuelle Speicherverwaltung Cache-Speicher Grundlegende Definitionen Grundlegende Techniken Verringern der Fehlzugriffsrate Verringern des Fehlzugriffsaufwandes Verringern der Cache-Zugriffszeit bei einem Treffer? Cache-Kohärenz und Speicherkonsistenz Busschnüffeln und MESI-Protokoll Speicherkonsistenz Mehrfädige und Mehrkernprozessoren Stand der Technik und Technologieprognosen Grenzen heutiger Prozessortechniken Mehrfädige Prozessoren Mehrfädigkeit Grundtechniken der Mehrfädigkeit Die simultan mehrfädige Prozessortechnik Weitere Anwendungsmöglichkeiten der Mehrfädigkeit Mehrkernprozessoren 409

6 Inhaltsverzeichnis XVII 10 Beispiele für Mikroprozessoren Die Intel Pentium-Prozessoren Mehrkernprozessoren von Intel Intel Larrabee IBMCell Zusammenfassung 429 Literatur 431 Sachverzeichnis 447