Die Sandy-Bridge Architektur

Transkript

1 Fakultät Informatik - Institut für Technische Informatik - Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur Die Sandy-Bridge Architektur René Arnold Dresden, 12. Juli 2011

2 0. Gliederung 1. Einleitung 2. Architektur 3. Features 4. Leistung 5. Fazit 6. Ausblick Folie 2 von 24

3 1. Einleitung x86 Mikroarchitektur 32nm Architekturbreite Seit im Handel Für Desktop-PCs entwickelt Basiert teilweise auf den Vorgängern Core und Westmere aber auch NetBurst Folie 3 von 24

4 2. Architektur Westmere Sandy Bridge Folie 4 von 24

5 2. Architektur Folie 5 von 24

6 Chipübersicht PCI-Express System Agent Display Speicher Controller 2. Architektur DMI CPU-Kern CPU-Kern L3 Cache CPU-Kern CPU-Kern Integrierte Grafik Folie 6 von 24

7 2. Architektur CPU - Präprozessor L1 L1 Cache Cache Pre Pre decode decode Instruction Instruction Queue Queue Decoders Decoders Sprungvorhersage Sprungvorhersage Dekodierter Dekodierter µop µop Cache Cache Folie 7 von 24

8 2. Architektur CPU - Out-of-Order Execution Integer Integer PRF PRF Gleitkomma Gleitkomma PRF PRF Zuordnung, Zuordnung, Umbenennung, Umbenennung, Zurückstellung Zurückstellung Out-of-Order Out-of-Order Scheduler Scheduler Folie 8 von 24

9 2. Architektur CPU - Execution Unit Scheduler Scheduler Port Port 00 Port Port 11 Port Port 55 Port Port 22 Port Port 33 Port Port 44 ALU ALU ALU ALU ALU ALU Load Load Store Store Address Address Store Store Data Data Integer Integer MUL MUL Integer Integer ADD ADD JMP JMP Store Store Address Address Load Load SSE SSE MUL MUL SSE SSE ADD ADD SSE SSE Shuffle Shuffle DIV DIV AVX AVX FP FP ADD ADD AVX/FP AVX/FP Shuffle Shuffle AVX AVX FP FP MUL MUL AVX/FP AVX/FP Bool Bool Memory Memory Control Control L1 L1 Daten Daten Cache Cache 48 Bytes Folie 9 von 24

10 2. Architektur AVX Advanced Vector Extensions Allgemein SIMD FP ALU AVX Multiplikation Int MUL FP MUL Int Shuffle DIV ALU AVX Addition FP ADD Port Port 00 Port Port 11 Port Port 55 SIMD Integer Int ADD Int Shuffle ALU JMP AVX Shuffle FP Shuffle AVX BooleanFP Boolean Folie 10 von 24

11 2. Architektur Chipübersicht Intel HD 2000 / 3000 Verbindung zum L3 Cache 12 Execution Units Größere Register Neue Instruktionen DirectX10.1 OpenCL-Unterstützung PCI-Express System Agent Display Speicher Controller DMI CPU-Kern CPU-Kern L3 Cache CPU-Kern CPU-Kern Integrierte Grafik Folie 11 von 24

12 2. Architektur Ringbus Display Display I/O I/O System System Agent Agent Memory Memory Controller Controller Ring Core Core 44 Media Media Processing Processing Core Core 33 Execution Execution Units Units Core Core 22 3D 3D Processing Processing Core Core 11 Kerne Last Level Cache Grafikprozessor Folie 12 von 24

13 Chipübersicht PCI-Express System Agent Display Speicher Controller 2. Architektur DMI CPU-Kern CPU-Kern L3 Cache CPU-Kern CPU-Kern Integrierte Grafik Folie 13 von 24

14 3. Features Hyper-Threading Ressourcenauslastung Physikalische Prozessoren Logische Prozessoren Ressource 1 Ressource 2 Thread 1 Th re ad Ressource 3 2 Folie 14 von 24

15 3. Features Turbo 2.0 [computerbase.de] Folie 15 von 24

16 4. Leistung Performancerating mit Anwendungen und Spielen i7 2600K i7 960 i5 2500K i5 760 i7 980X AMD Phenom II X6 0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100% [computerbase.de] Folie 16 von 24

17 4. Leistung Leistungsaufnahme gesamtes System - in Watt i7 2600K i7 960 i5 2500K i5 760 i7 980X AMD Phenom II X [computerbase.de] Folie 17 von 24

18 4. Leistung Performancerating zu minimaler Leistungsaufnahme i7 2600K i7 960 i5 2500K i5 760 i7 980X AMD Phenom II X6 0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100% [computerbase.de] Folie 18 von 24

19 4. Leistung Preis-Leistungs-Verhältnis i7 2600K i7 960 i5 2500K i5 760 i7 980X AMD Phenom II X6 0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100% [computerbase.de], Preise stand Folie 19 von 24

20 5. Fazit + Leistungsstärker + Energieeffizienter + Günstiger als die Nehalem-Prozessoren - neuer Sockel AVX noch nirgends angewendet - Intel HD 3000 Grafik nur in Topmodellen Folie 20 von 24

21 6. Ausblick Ivy-Bridge ab 2012 Neue Transistortechnologie: 3D Tri-Gate-Transistor Folie 21 von 24

22 6. Ausblick Zukünftige Architekturgrößen Laut Roadmap Intel: Prozessname Lithographie 1. Produktion P nm 2007 P nm 2009 P nm 2011 P nm 2013 P nm 2015 Folie 22 von 24

23 7. Quellen PCGames-Hardware computerbase.de [ [ HT4U.net [ Golem.de [ Tom's Hardware [ Intel.com [ Folie 23 von 24

24 Folie 24 von 24