Lösungsvorschlag 9. Übung Technische Grundlagen der Informatik II Sommersemester 2009

Größe: px

Ab Seite anzeigen:

Download "Lösungsvorschlag 9. Übung Technische Grundlagen der Informatik II Sommersemester 2009"

Josef Sauer
vor 7 Jahren
Abrufe

1 Fachgebiet Rechnerarchitektur Fachbereich Informatik Lösungsvorschlag 9. Übung Technische Grundlagen der Informatik II Sommersemester 2009 Aufgabe 9.1: Dinatos-Algorithmus-Analyse Die folgenden Verilog-Zeilen für die DINATOS-Modulumgebung (steht auf der Vorlesungswebseite zum Download bereit) beschreiben einen Algorithmus für DINATOS. mem[0]={lda_n, 24'd13}; mem[1]={ifgtn, 24'd4}; mem[2]={brnc, 24'd1}; mem[3]={stop, 24'd0}; mem[4]={lda_n, 24'd12}; mem[5]={mul_n, 24'd13}; mem[6]={sta_n, 24'd12}; mem[7]={ldan, 24'b1}; mem[8]={add_n, 24'd13}; mem[9]={sta_n, 24'd13}; mem[10]={gon, 24'd1}; mem[12]={nop, 24 d1}; mem[13]={nop, 24 d2}; a) Listen Sie zu jeder Verilog-Zeile die Adresse, den Befehl mit Operanden, sowie die Wirkung des Befehls auf. Adresse Befehl Wirkung 0 LDA 13 ac := mem[13] 1 IF># 4 c := ac > 4 2 BRNC# 1 if not greater/equal: p<=(p+1)+1 (d. h. p<=4) 3 STOP stop 4 LDA 12 ac := mem[12] 5 MUL 13 ac := ac * mem[13] 6 STA 12 mem[12] := ac 7 LDA# 1 ac := 1 8 ADD 13 ac := ac + mem[13] 9 STA 13 mem[13] := ac 10 GO# 1 pc := 1 12 p data Ergebnis Fakultät von 4 13 i data Zähler Seite 1 von 5

2 Fakultät von 4 b) Zeichnen Sie ein Flussdiagramm, das jeden Befehl einzeln darstellt und ein Statusdiagramm oder Flussdiagramm, das von den einzelnen Dinatos-Befehlen abstrahiert. Verwenden Sie für das abstrahierte Statusdiagramm auschließlich die Variablen p und i, wobei p die Speicherstelle mem[12] und i die Speicherstelle mem[13] bezeichnet. Was berechnet das Programm? Flussdiagramm: abstrahiertes Flussdiagramm: ac := mem[13] Initialisieren: p=1, i=2 C := (ac > 4?) C=1? ja STOP i>4? nein ja STOP nein p = p * i ac := mem[12] ac := ac*mem[13] mem[12] := ac i = i + 1 abstrahiertes Statusdiagramm: ac := 1 ac := ac + mem[13] p := 1 i := 2 mem[13] := ac while i 4 p = p * i i = i +1 Das Programm berechnet die Fakultät von 4. Der Parameter (4) steht in Zeile 1, das Ergebnis wird in mem[12] gespeichert. Aufgabe 9.2: MIPS-Signaldetails für Sprungbefehle In MIPS gibt es unter anderem den bedingten Sprung bei Gleichheit (branch equal, beq, Opcode 4) und den direkten Sprung (jump, j, Opcode 2). In beiden Befehlsformaten stehen jedoch keine 32 Bit für die Angabe der Sprungadresse zur Verfügung. Für die folgende Betrachtung stehen die Werte OPC für den Opcode, L26 für die Zielsprungadresse des jump-befehls, L16 für den 16-Bit-Offset des beq-befehls und C für das Ergebnis der Bedingung (Gleichheit). a) Überlegen Sie sich, wie der neue Wert des Registers PC aus dem aktuellen PC- Register und dem Befehlsregister berechnet wird und zeichnen Sie ein Schaubild, welches die Berechnung des nächsten PC und die benötigte Logik für den jump- Befehl verdeutlicht. Die Verbindungen sollen für jedes Bit ersichtlich sein. Seite 2 von 5

3 Da der Befehlszähler PC bereits beim Holen des Befehls um 4 erhöht wird, wird hier für die Berechnung des neuen Wertes von PC+4 ausgegangen. Die Zielsprungadresse L26 gibt einen Wortindex an. Im Befehlszähler werden aber Byte-Adressen adressiert. Daher muss L26 um 2 Bits nach links geshiftet werden. L26 ist eine absolute Zieladresse. Daher werden die entsprechenden Bits im PC- Register überschrieben. Insgesamt ergibt sich für den neuen Wert PC := (PC+4) - ((PC+4) mod 2 28 ) + (L26*4). X X X X (XXXX = MSB von PC+4) L26 PC-Register L26 Befehlsregister mit Jump-Befehl b) Formulieren Sie die auszuführenden Mikrooperationen in Verilog, die für die beiden Befehle j und beq notwendig sind, um das PC-Register zu aktualisieren. Verwenden Sie dabei die Werte OPC, L26, L16 und C sowie das Register PC. Außerdem steht Ihnen eine Funktion ms4 zur Verfügung, die die vier höherwertigen Bits des übergebenen Arguments liefert. Berücksichtigen Sie auch die Veränderung des PC, falls kein Sprungbefehl ausgeführt wird. if (OPC == 2) PC <= { ms4(pc + 4), L26, 2 b00 }; else if (OPC == 4 && C) PC <= { PC {{ 14{L16[15]}}, L16, 2 b0 } }; else PC <= PC + 4; c) Welche Probleme verursacht die Beschränkung des verfügbaren Adressraums beim jump-befehl im j Format? Wodurch kann diese Beschränkung umgangen werden? Da der Sprungbefehl nur die unteren 28 Bit der Adresse ersetzt, kann nicht über den Adressraum von 256 MB, der durch die 4 MSB von PC definiert ist, hinausgesprungen werden. Lösung: Verwendung des Jump-Register-Befehls jr. Bemerkung: Im Sonderfall, in dem durch die Erhöhung des PC um 4, die 4 höherwertigen Bits von PC verändert werden, befindet sich das Sprungziel in einem anderen Adressraum, der aber ebenfalls nur 256MB groß ist. Aufgabe 9.3: ALU in Verilog Beschreiben Sie eine 4-Bit-ALU in Verilog wie sie prinzipiell auch in einem MIPS- Rechner verwendet werden könnte. Die zu implementierenden Operationen sind AND, OR, Addition und Subtraktion (vgl. Folie 6-45) auf zwei 4-Bit-Werten a und b. Über das Eingangssignal operation (2 Bit) soll eine der vier Operationen ausgewählt werden. Die Ausgabe der ALU soll aus dem 4-Bit-Ergebnis der Operation und dem Overflow-Bit OV (Überlaufbedingung) bestehen. Seite 3 von 5

4 a) Schreiben Sie zunächst ein Modul, welches eine 1-Bit-ALU mit CarryIn und CarryOut beschreibt. module OneBitALU (a, b, carryin, operation, binvert, carryout, result); input a, b, carryin, binvert; input [1:0] operation; output carryout, result; wire bneg; wire [3:0] results; assign bneg = (binvert == 0)? b : ~b; assign results[0] = a & bneg; //operation = 0 --> AND assign results[1] = a bneg; //operation = 1 --> OR assign results[2] = (a ^ bneg) ^ carryin; //operation = 2 --> ADD assign results[3] = results[2]; //operation = 3 --> SUB assign result = results[operation]; //result je nach operation ausgewählt assign carryout = (a & bneg) ((a ^ bneg) & carryin); endmodule Das Modul bekommt als Input neben der operation zusätzlich noch das Signal binvert, das auf 1 gesetzt sein muss, wenn der Befehl Subtraktion (SUB) verarbeitet werden soll. Denkbar ist auch eine Ersetzung des binvert-signals durch (operation[0] & operation[1]). Da die Unterscheidung zwischen SUB und ADD bereits durch binvert stattfindet, wird result[2] und result[3] das gleiche Ergebnis zugewiesen. Anstelle der Benutzung von wire [3:0] results kann man auch alternativ folgende Zuweisung benutzen: assign result = (operation==0)? (a & bneg) : (operation==1)? (a bneg) : ((a ^ bneg) ^ carryin); b) Benutzen Sie nun das Modul aus a), um eine 4-Bit ALU zu beschreiben. module FourBitALU (a, b, operation, ov, result); input [3:0] a,b; input [1:0] operation; output [3:0] result; output ov; wire [3:0] cout; wire binvert; assign binvert = operation[0] & operation[1]; Seite 4 von 5

5 assign ov = cout[2] ^ cout[3]; OneBitALU alu1(a[0], b[0], binvert, operation, binvert, cout[0], result[0]); OneBitALU alu2(a[1], b[1], cout[0], operation, binvert, cout[1], result[1]); OneBitALU alu3(a[2], b[2], cout[1], operation, binvert, cout[2], result[2]); OneBitALU alu4(a[3], b[3], cout[2], operation, binvert, cout[3], result[3]); endmodule Vier 1-Bit-ALUS werden verwendet. Die erste ALU bekommt bei einer Subtraktion eine 1 in den carryin-eingang, sonst eine 0. Das entspricht dem Wert binvert, der auch in den anderen ALUs als Bedingung benutzt wird (s. Teil a)). Die Carry-Signale werden jeweils an die nächste ALU weitergegeben. Die beiden höchstwertigen carryout-signale können verwendet werden, um das Überlaufbit ov zu berechnen (vgl. Folie 3-34). Seite 5 von 5

Ähnliche Dokumente

Lösungsvorschlag 10. Übung Technische Grundlagen der Informatik II Sommersemester 2009

Lösungsvorschlag 10. Übung Technische Grundlagen der Informatik II Sommersemester 2009 Fachgebiet Rechnerarchitektur Fachbereich Informatik Lösungsvorschlag. Übung Technische Grundlagen der Informatik II Sommersemester 29 Aufgabe.: MIPS-Kontrollsignale Für die 5 Befehlstypen a) R-Format