Technische Informatik I - HS 18

Transkript

1 Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik I - HS 8 Musterlösung zu Übung 5 Datum : November 8 Aufgabe : MIPS Architektur Das auf der nächsten Seite abgebildete Blockdiagramm zeigt vereinfacht die wichtigsten Komponenten des Datenpfads der MIPS-Architektur. Zur Vereinfachung besteht das Register-File aus nur (statt ) Registern, wobei Register die Konstante enthält. Die Funktion der ALU wird über das Steuersignal definiert, wobei folgende Operationen implementiert sind: add, sub, and, or, shift left, und shift right. Das Zero-Flag wird von der ALU auf gesetzt, falls das Ergebnis einer Operation ist. Zudem ist auf der nächsten Seite ein Teil des MIPS-Instruktionssatzes aufgelistet, der von der dargestellten Architektur implementiert werden soll. a) Vervollständigen Sie den gegebenen Datenpfad, sodass alle gegebenen Instruktionen ausgeführt werden können. Fügen Sie dazu zusätzliche Verbindungen zwischen den gegebenen Hardwareblöcken ein. Es werden keine neuen Hardwareblöcke benötigt. b) Tragen Sie für die gegebenen Instruktionen die Steuersignale der Kontrolllogik in die gegebene Tabelle ein. Gehen Sie von einer Active-High-Logik aus (HIGH =, LOW = ) und markieren Sie Signale, deren Zustand egal ist, explizit mit. Als Beispiel sind die Steuersignale für die add-instruktion bereits in der Tabelle eingetragen. Die Variablen A, B und C stehen jeweils für eines der vier Register: A, B, C {,,, }.

2 I[5..] << Zero Register File PC Instruction Addr Instr -to- decoder ALU Data Addr DataOut DataIn I[..6] I[5..] RegSel R-Format Instruktionen bits 5 bits 5 bits 5 bits 5 bits 6 bits op rs rt rd shmt funct add A B C sub A B C and A B C 6 or A B C 7 sll B C α srl B C α RegSel A B C add A B C sub A B C and A B C or B C sll B C srl I-Format Instruktionen bits 5 bits 5 bits 5 bits 5 bits 6 bits op rs rt immediate lw 5 A B α sw A B α andi A B α ori A B α beq A B α RegSel A B add A B add A B and A B or A B sub

3 Aufgabe : Loop Instruktion In dieser Aufgabe wird der im Blockdiagramm dargestellte Prozessor betrachtet, der den in der Tabelle beschriebenen Instruktionssatz implementiert. Die Variable A steht für eines der vier Register: A {,,, }. Im Folgenden wird die loop-instruktion näher beschrieben. loop A bewirkt, dass die unmittelbar nachfolgende Instruktion Reg[A]-mal ausgeführt wird. (Es wird angenommen, dass die nachfolgende Instruktion keine Verzweigungsinstruktion bzw. keine weitere loop-instruktion ist.) Dazu stellt der Prozessor ein zusätzliches Register N zur Verfügung, das durch Ausführung der Instruktion loop A mit Reg[A] initialisiert wird. Die Kontrolllogik für das Aktualisieren des Programmzählers PC und des Registers N ist wie folgt definiert: if (N == ) { PC = PC + ; N = ; } else { PC = PC; N = N - ; } a) Indizieren Sie im Blockschaltbild auf Seite die Eingänge der den Registern PC und N zugeordneten Multiplexer so, dass die Schaltung die beschriebene Logik implementiert. Siehe: Figure Wr Wr Wr Wr AluSel N? == - - PC Data Addr DataOut DataIn Instruction Addr IR N == NSel WrMem Abbildung : Lösung.a)

4 b) Bestimmen Sie die Steuerungssignale des Kontrollpfades. Vervollständigen Sie dazu die Tabelle auf Seite. Gehen Sie wiederum von einer Active-High-Logik aus und markieren Sie Signale, deren Zustand egal ist, explizit mit. Siehe: Tabelle. Aufgrund der Kommutativität der Addition ergeben sich für viele Befehle zwei mögliche Lösungen (V und V). bits bits op reg explanation (V) (V) lw A Reg[] = MEM[Reg[A]] A A lw A Reg[] = MEM[Reg[A]] A A lw A Reg[] = MEM[Reg[A]] A A lw A Reg[] = MEM[Reg[A]] A A sw A MEM[Reg[A]] = Reg[] A A sw A MEM[Reg[A]] = Reg[] A A sw A MEM[Reg[A]] = Reg[] A A sw A MEM[Reg[A]] = Reg[] A A add A Reg[] = Reg[] + Reg[A] A A add A Reg[] = Reg[] + Reg[A] A A add A Reg[] = Reg[] + Reg[A] A A add A Reg[] = Reg[] + Reg[A] A A loop A N = Reg[A] A A AluSel (V) (V) (V) AluSel (V) NSel Wr Wr Wr Wr WrMem Tabelle : Lösung.b) c) Implementieren Sie mit dem gegebenen Instruktionssatz unter Zuhilfenahme der loop-instruktion ein Assemblerprogramm mit folgender Funktion: MEM[Reg[]] = MEM[Reg[]] MEM[Reg[]]. Gehen Sie davon aus, dass Reg[] zu Beginn den Wert enthält. Die Registerinhalte der Register bis dürfen überschrieben werden. lw lw loop add sw r r r r r d) (Zusatzaufgabe) Erweitern Sie das unten abgebildete Petri-Netz, sodass es () die Ausführung der loop-instruktion modelliert und () die Logik für das Aktualisieren der Register PC und N modelliert. Zusätzlich zur Hilfsvariable NPC könnnen Sie weitere Hilfsvariablen verwenden. Siehe: Figure

5 start (N!= ) NPC = PC (N == ) NPC = PC + IR=MEM[PC] NN = N NN = N (Op(IR) == loop) A = Reg[IR[..]] PC = NPC (Op(IR)!= loop) ALUOut = A (Op(IR) == loop) (Op(IR)!= loop) N = NN N = ALUOut ende Abbildung : Lösung.d) 5