4. Mikroprogrammierung 4a - 1

Größe: px
Ab Seite anzeigen:

Download "4. Mikroprogrammierung 4a - 1"

Transkript

1 4. Mikroprogrammierung 4.1 Motivation 4.2 Eine einfache Mikroarchitektur 4.3 Die Integer Java Virtual Machine und der Stack 4.4 Die Mikroprogrammiersprache MAL 4.5 Optimierung der Mikroarchitektur 4. Mikroprogrammierung 4a - 1

2 4.1 Motivation Die Aufgabe des Mikroprogramms ist das Ausführen der Maschinenbefehle der ISA-Ebene (Instruction Set Architecture) in Hardware. Das Mikroprogramm verwendet die Ebene der digitalen Logik (die Gatter-Schaltwerke und Schaltnetze und die Register) der digitalen Logik direkt. Es handelt sich also sozusagen um einen Hardware-Interpreter für Maschinenbefehle. Je nach Komplexität der Maschinenbefehle kann die Mikroarchitektur eines Mikroprozessors sehr einfach oder sehr aufwändig sein 4. Mikroprogrammierung 4a - 2

3 4.2 Eine einfache Mikroarchitektur Als Beispiel entwickeln wir eine Mikroarchitektur, die JVM-Befehle in Hardware ausführen kann. Dabei beschränken wir uns auf Integer-Operationen. Wir nennen sie IJVM (Integer Java Virtual Machine). Stufe 4 Stufe 3 Assembler Betriebssystemmaschine Stufe 2 ISA (Instruktionssatz-Architektur) Stufe 1 Mikroarchitektur Stufe 0 Digitale Logik (Gatter, Register) 4. Mikroprogrammierung 4a - 3

4 Das Prinzip der IJVM In einer Endlosschleife: Hole den nächsten IJVM Befehl. Führe den IJVM Befehl durch ein kleines Mikroprogramm aus Ein Mikroprogramm besteht aus Mikroinstruktionen. Eine Mikroinstruktion ist eine Folge von Bits. Die Bits beschreiben den Zustand von Schaltern auf der Ebene der digitalen Logik: ein (1) aus (0) Eine Mikroinstruktion wird in einem Maschinenzyklus ausgeführt. 4. Mikroprogrammierung 4a - 4

5 Der Datenpfad der IJVM (1) 1. Register (alle 32 Bits breit, bis auf MBR): Speicherzugriff: MDR: Memory Data Register MAR: Memory Address Register PC: Program Counter MBR (8 Bit): Memory Buffer Register SP: Stack Pointer LV: Local Variables CPP: Constant Pool Pointer TOS: Top Of Stack OPC: Offset Program Counter H: Help register 4. Mikroprogrammierung 4a - 5

6 Datenpfad der IJVM (2) 2. Zwei Busse: Bus B: Inhalt eines Registers auf den B-Eingang der ALU legen Bus C: Ergebnis einer ALU-Operation auf die Eingänge (fast) aller Register legen 3. ALU (Arithmetic and Logic Unit, Rechenwerk): sechs Eingangssignale zum Steuern der ALU-Operation Das Ergebnis geht an den Shifter und zwei Signale N und Z als Aus-gänge 4. Shifter: modifiziert das Ergebnis durch Shifting Steuerung mit zwei Signalen 4. Mikroprogrammierung 4a - 6

7 Zugriff auf die Register Auslesen ( Register auf den Bus B legen ): Kontrollsignal anlegen Besonderheiten: MAR wird für den Speicherzugriff verwendet und kann nicht auf B gelegt werden MBR behandeln wir später (zusätzliches Kontrollsignal) H wird automatisch auf den A-Eingang der ALU gelegt Speichern ( Register vom C-Bus laden ) Kontrollsignal anlegen Besonderheiten: MDR kann aus dem Speicher oder von C aus geladen werden MBR wird immer aus dem Speicher geladen 4. Mikroprogrammierung 4a - 7

8 Die Arithmetic Logic Unit (ALU) Wir verwenden die folgende (stark vereinfachte) ALU: hier: Logik für ein Bit. Die ALU entsteht durch Verketten von 32 dieser Schaltungen! 4. Mikroprogrammierung 4a - 8

9 Steuerung der ALU Increment = Carry in Bit 0 auf 1 setzen! 4. Mikroprogrammierung 4a - 9

10 Shifter Ermöglicht eine Manipulation der ALU Ausgabe: Zwei Signale ( 8 SLL8 (Shift Left Logical verschiebe alle Bits um 8 Stellen nach links fülle untere 8 Bits mit 0 auf SRA (Shift Right Arithmetic 1) verschiebe alle Bits um 1 Stelle nach rechts verändere das höchstwertige Bit nicht 4. Mikroprogrammierung 4a - 10

11 Zeitlicher Ablauf einer Mikroinstruktion (ein Zyklus) Wie kann man innerhalb einer Mikroinstruktion dasselbe Register lesen und schreiben? 4. Mikroprogrammierung 4a - 11

12 Speicherzugriff auf Daten (1) per MAR/MDR Immer ein Wort gleichzeitig (= 4 Byte) MAR enthält die Adresse MDR enthält den Inhalt Beispiel: MAR = 2 dann enthält MDR die Bytes 8-11 Realisierung des MAR in Hardware: 4. Mikroprogrammierung 4a - 12

13 Speicherzugriff auf Daten (2) Speichern: lade MAR mit der Speicher-Adresse (erster Zyklus) lade MDR mit dem Inhalt, signalisiere, dass gespeichert werden soll (zweiter Zyklus) Die Daten sind am Ende des dritten Zyklus im Speicher, MDR darf im dritten Zyklus wieder verwendet werden! Lesen: lade MAR mit der Speicher-Adresse, signalisiere, dass geladen werden soll ( Zyklus.1) Ergebnis liegt ab Ende 2. Zyklus im MDR, ursprünglicher Inhalt des MDR kann im 2. Zyklus noch verwendet werden im 2. Zyklus darf nicht vom C Bus ins MDR geschrieben werden 4. Mikroprogrammierung 4a - 13

14 Speicherzugriff auf Maschinenbefehle (ISA-Instruktionen) per PC/MBR byteweise MBR wird zur Ansteuerung des Mikroprogramms für diesen Maschinenbefehl (diese ISA-Instruktion) verwendet (später dazu mehr) Speichern gibt es nicht! Lesen analog zum Lesen von Daten nur ein Byte FETCH-Signal zum Ansteuern Bei allen Speicherzugriffen: Annahme, dass die Daten zu 100% im Cache gefunden werden, da sonst mehr als ein Zyklus für den Speicherzugriff gebraucht würde 4. Mikroprogrammierung 4a - 14

15 Mikroinstruktion Eine Mikroinstruktion besteht aus 36 Bits: 8 Bits (ALU) für die Steuerung der ALU 9 Bits (C) für das Schreiben in die Register 3 Bits (MEM) für den Speicherzugriff 4 Bits (B) für das Legen der Register auf den B-Bus 9 Bits (Addr), um die nächste Mikroinstruktion zu adressieren 3 Bits (JAM) für bedingte Sprünge 4. Mikroprogrammierung 4a - 15

16 Kontrollpfad Control store für das Mikroprogramm (512 Plätze für Instruktionen) Micro Instruction Register (MIR): enthält die aktuelle Mikroinstruktion Micro Program Counter (MPC): zeigt auf die nächste auszuführende Mikroinstruktion 4-to-16 Decoder: Bildet das 4-Bit-Signal für den B-Bus auf die Enable-Signale für die einzelnen Register ab 4. Mikroprogrammierung 4a - 16

17 Ablauf eines Zyklus (1) Lade neue Mikroinstruktion: gemäß MPC aus dem control store in das MIR 4. Mikroprogrammierung 4a - 17

18 Ablauf eines Zyklus (2) Stabilisieren der ALU-Eingänge: 4-Bit B-Teil des MIR wird dekodiert Das entsprechende Register wird auf den B-Bus gelegt B-Bus stabilisiert sich und liegt am B-Eingang der ALU an H-Register liegt am A Eingang der Alu an 4. Mikroprogrammierung 4a - 18

19 Ablauf eines Zyklus (3) Berechnung: die ALU rechnet der Shifter modifiziert das Ergebnis 4. Mikroprogrammierung 4a - 19

20 Ablauf eines Zyklus (4) Stabilisieren des C-Buses: die Ausgabe des Shifters auf dem C-Bus stabilisiert sich 4. Mikroprogrammierung 4a - 20

21 Ablauf eines Zyklus (5) Speichern in Registern: Laden der Register vom C-Bus Das geschieht sehr schnell, als Reaktion auf steigende Flanke des Taktgebers 4. Mikroprogrammierung 4a - 21

22 Ablauf eines Zyklus (6) Berechnen des neuen MPC: Generell steht die Adresse der nächsten Mikroinstruktion im Addr-Feld der aktuellen Mikroinstruktion. Ausnahmen: verzweigen (JAMN, JAMZ) ( JMPC ) springen 4. Mikroprogrammierung 4a - 22

23 Bedingte Sprünge Bei bedingten Sprüngen ist typischerweise das oberste Bit von NEXT_ADDR auf 0 gesetzt (NEXT_ADDR[8] = 0). Wenn das JAMN(Jump on Negative)-Bit gesetzt ist, wird zu NEXT_ADDRESS[8] der ALU-Ausgang N hinzugeodert : MPC[8] = NEXT_ADDRESS[8] OR N Analog dazu wird JAMZ (Jump on Zero) gehandhabt. Insgesamt gilt: MPC[8] = (JAMZ AND Z) OR (JAMN AND N) OR NEXT_ADDRESS[8] Das N-Bit ist gesetzt, wenn das Ergebnis der letzten ALU-Operation eine 1 im höchstwertigen Bit hatte. Das Z-Bit ist gesetzt, wenn das Ergebnis der letzten ALU-Operation 0 war. 4. Mikroprogrammierung 4a - 23

24 Beispiel für JAMZ 4. Mikroprogrammierung 4a - 24

25 JMPC (Jump on PC) Verwendung: für direkte Sprünge zu einer Mikroinstruktion im control store die Adresse, an die gesprungen wird, wird aus dem MBR gelesen und mit NEXT_ADDR verodert. Idee: Ins MBR wird immer der aktuelle Maschinenbefehl geladen. Dieser wird als Index in den control store verwendet. An der Stelle, auf die der Index zeigt, steht die erste Mikroinstruktion zur Ausführung des Maschinenbefehls. 4. Mikroprogrammierung 4a - 25

26 4.3 Die Integer Java Virtual Machine und der Stack Wir entwickeln jetzt ein Mikroprogramm, das die Integer Java Virtual Machine (IJVM) implementiert. Dazu wird auch eine Stack-Verwaltung in Hardware benötigt. 4. Mikroprogrammierung 4a - 26

27 Der Stack Der Stack ist ein Bereich im Hauptspeicher. Er wächst von unten nach oben. Man kann ein 32-Bit Wort oben auf den Stack legen, ein 32-Bit Wort von oben vom Stack herunternehmen. Das Register SP (Stack Pointer) zeigt auf das oberste Wort des Stacks. Beispiel: SP = 2: verweist auf das zweite Wort im Hauptspeicher. Dieses Wort enthält die Bytes 8, 9, 10 und 11. Das Register TOS (Top of Stack) soll immer den Wert des obersten Wortes auf dem Stack enthalten: Dies macht den Speicherzugriff effizienter. Aber: Es muss im Mikroprogramm explizit verwaltet werden. SP Operand 2 Operand 1... TOS = Operand 2 4. Mikroprogrammierung 4a - 27

28 ( PC ) Der Program Counter Der PC ist ein besonderes Register. Der PC addressiert Bytes (nicht Worte). Er verweist auf die aktuelle Stelle im zu interpretierenden IJVM- Programm. Bei der Ausführung wird das nächste Byte des IJVM-Programms geholt: PC um eins erhöhen Fetch-Signal anlegen einen Zyklus warten dann steht des nächste Byte in MBR. PC... 0x60 0x Mikroprogrammierung 4a - 28

29 Zur Orientierung Wir bauen eine JVM die Java-Bytecode ausführen (interpretieren) kann mit signifikanten Einschränkungen, daher IJVM Java-Programm compilieren Java Bytecode Üblicherweise ist die JVM ein gewöhnliches Programm. Wir wollen aber jetzt die JVM hardwarenah als Mikroprogramm realisieren. In unserem Fall: Java Bytecode = Maschinenbefehl (ISA Instruktion) (entspricht Assembler) Lernziel: Analog zur Interpretation von Java-Bytecode erfolgt auch die Interpretation von Assembler-Instruktionen. 4. Mikroprogrammierung 4a - 29

30 Beispiel für einen Integer-Befehl: iadd Die Funktionsweise des Befehls iadd Vorher: SP Operand 2 Operand 1... PC... 0x60 0x64 TOS = Operand 2... Nachher: SP Summe... PC... 0x60 0x64 TOS = Summe Mikroprogrammierung 4a - 30

31 Mikroprogramm für iadd 0x100: 0x PC=PC+1;fetch;goto 0x101 (! warten ) 0x101: 0x goto 0x102 0x102: 0x goto MBR 0x060: 0x MAR=SP=SP-1;rd;goto 0x061 0x061: 0x H=TOS;goto 0x062 0x062: 0x MDR=TOS=MDR+H;wr;goto 0x Mikroprogrammierung 4a - 31

32 Stackbehandlung Der Stack dient zur Speicherung von Operanden und Ergebnis lokalen Variablen einer Methode/Funktion. Frage: Warum haben lokale Variablen nicht einfach eine feste Speicheradresse? Antwort: weil eine Methode rekursiv aufgerufen werden kann. Das Register LV enthält immer die Adresse des Wortes, bei dem die lokalen Variablen für die aktuelle Methode beginnen. 4. Mikroprogrammierung 4a - 32

33 IJVM-Speichermodell Current Local Variable Frame und Current Operand Stack sind bekannt. Der Constant Pool enthält unter anderem Konstanten und Information zu Methoden. Die Method Area enthält das eigentliche IJVM Programm in Form von IJVM-Instruktionen. 4. Mikroprogrammierung 4a - 33

34 ( ISA-Instruktionen ) IJVM-Instruktionssatz 4. Mikroprogrammierung 4a - 34

35 IJVM -Instruktionen: invokevirtual und ireturn invokevirtual und ireturn: erlauben den Aufruf von Methoden hier vereinfacht dargestellt: man darf nur Funktionen für ein Objekt aufrufen. keine Objektorientierung mehr Prinzipieller Ablauf: speichere Adresse des Objektes auf dem Stack, für das die Methode aufgerufen wird ( Vereinfachung (überflüssig, da speichere Parameter des Funktionsaufrufes auf dem Stack rufe invokevirtual auf invokevirtual hat einen 2 Byte langen Parameter Dieser beschreibt einen Eintrag im Constant Pool. Der Eintrag enthält die Adresse. an der die IJVM Instruktionen für die Methode liegen. 4. Mikroprogrammierung 4a - 35

36 Auffinden der Methode aufgerufene Methode Adresse disp disp2 disp1 invokevirtual 4. Mikroprogrammierung 4a - 36

37 Zusätzliche Daten An der Stelle, die durch die Adresse im CPP beschrieben wird, steht folgendes: zwei Bytes, die die Anzahl der übergebenen Parameter enthalten zwei Bytes, die den Speicherplatz für lokalen Variablen für diese Funktion enthalten als 5. Byte die erste Instruktion der aufgerufenen Funktion. 4. Mikroprogrammierung 4a - 37

38 Stack bei invokevirtual 4. Mikroprogrammierung 4a - 38

39 Stack bei ireturn 4. Mikroprogrammierung 4a - 39

40 Compilieren: Java nach IJVM i i 4. Mikroprogrammierung 4a - 40

41 4.4 Die Mikroprogrammiersprache MAL Prinzipiell: Inhalt des control stores aufschreiben 512 Mikroinstruktionen, je 36 Bit Problem: sehr unübersichtlich und fehleranfällig man muss sich genau überlegen, an welche Stelle welche Mikroinstruktion geschrieben wird: 0x99 erste Instruktion von IFEQU 0x9B erste Instruktion von IFLT -> kein lineares Ablegen von Instruktionen Außerdem: die Zweige von bedingten Anweisungen unterscheiden sich nur im 9. Bit, müssen also genau 256 Speicherpätze auseinander liegen Lösung: Einführen einer symbolischen Micro Assembly Language textuelle Beschreibung von Mikroinstruktionen, wird compiliert, Adressen werden dabei automatisch vergeben. 4. Mikroprogrammierung 4a - 41

42 MAL (1) Jede Zeile entspricht einer Mikroinstruktion. ALU-Operationen und Registerzugriff: Beispiel: SP = MDR = SP+1 Illegal: MDR = SP+MDR Illegal: H = H-MDR Speicheroperationen: rd und wr zum Schreiben von MDR fetch zum Lesen in MBR Illegal: erste Instruktion: MAR=SP;rd zweite Instruktion: MDR=H 4. Mikroprogrammierung 4a - 42

43 MAL (2) Direkte Bestimmung des nachfolgenden Befehls: entweder explizit mit goto <Marke> Zum Beispiel: goto Main1 Jede MAL-Zeile hat eine Marke. oder implizit, dann weglassen von goto Beispiel: iadd1 iadd2 iadd3 MAR=SP=SP-1;rd H=TOS MDR=TOS=MDR+H;wr;goto Main1 4. Mikroprogrammierung 4a - 43

44 MAL (3) Verzweigung aufgrund der Z- und N-Flags der ALU Beispiel: if(z) goto L1; else goto L2 Überprüfen von Registerinhalten auf Z/N: Beispiel: Z = TOS TOS wird auf B gelegt ALU erzeugt B als Ausgabe kein Register wird geschrieben 4. Mikroprogrammierung 4a - 44

45 MAL (4) Springen durch JMPC: ( value goto (MBR or ( MBR ) Oder, falls value=0, goto In der Mikroinstruktion steht value in NEXT_ADDRESS. 4. Mikroprogrammierung 4a - 45

46 Der Interpreter Auszug: Es folgen einige Beispiele. 4. Mikroprogrammierung 4a - 46

47 Main Voraussetzung: PC zeigt auf die als nächstes auszuführende IJVM-Instruktion. Diese ist bereits ins MBR geladen. Ausführen: PC um 1 erhöhen Fetch-Signal anlegen (am Ende des nächsten Zyklus steht die nächste IJVM- ( MBR Instruktion im zur Mikroinstruktion springen, mit der die Ausführung der aktuellen IJVM-Instruktion beginnt 4. Mikroprogrammierung 4a - 47

48 iadd Voraussetzung: TOS beinhaltet oberstes Wort auf Stack (= Operand 2) Ausführen: ( 1 SP um 1 dekrementieren (zeigt jetzt auf Operand Read-Signal anlegen Operand 2 in H laden summieren, Ergebnis schreiben: auf die aktuelle Position im Stack in TOS nach Main1 springen 4. Mikroprogrammierung 4a - 48

49 pop und iload<varnum> Achtung! Der Befehl iload <varnum> besteht aus 2 Bytes: 0x15 für iload ( LV <varnum> beschreibt den Offset der zu ladenden Variablen (relativ zu 4. Mikroprogrammierung 4a - 49

50 wide und wide_iload (1) Was machen wir, wenn eine lokale Variable mehr als 256 Wörter von LV entfernt ist? wide als IJVM-Instruktion davor schreiben: Wide soll auch für andere Operationen (z.b. istore) funktionieren. 4. Mikroprogrammierung 4a - 50

51 wide und wide_iload (2) 4. Mikroprogrammierung 4a - 51

52 goto <offset> Sprünge erfolgen relativ zum aktuellen PC. OPC dient zum Speichern des PC. Das erste Byte des Offset wird vorzeichenbehaftet auf den B-Bus gelegt (mit sign extension): Das oberste Bit des Inhalts von MBR wird in allen 24 Bits wiederholt, die ergänzt werden, um zu einem 32-Bit-Wort zu kommen. Das zweite Byte wird ohne Berücksichtigung des Vorzeichens auf den B-Bus gelegt (ohne sign extension): Die obersten 24 Bits sind auf 0 gesetzt. Daher sind Sprünge in beide Richtungen möglich. 4. Mikroprogrammierung 4a - 52

53 Beispiel für Sign Extension Problem: Gegeben sei eine ganze Zahl, kodiert in 8 Bit. Wie konvertiert man diese in die gleiche Zahl bei Darstellung mit 32 Bit? Beispiel: -6 = naive Lösung: (= ) Lösung: Sign extension: wiederhole das oberste Bit in allen Stellen die man hinzufügt: (=-6) Nur,wenn die umzuwandelnde Zahl im 2er Komplement dargestellt ist: bei natürlichen Zahlen (>0) einfach Nullen davor schreiben. 4. Mikroprogrammierung 4a - 53

54 Bedingter Sprung: if_icmpeq1 <offset> Bedeutung: hole die obersten beiden Worte vom Stack wenn gleich, dann springe um Offset 4. Mikroprogrammierung 4a - 54

55 invokevirtual <disp> 4. Mikroprogrammierung 4a - 55

56 ireturn 4. Mikroprogrammierung 4a - 56

Übung Praktische Informatik II

Übung Praktische Informatik II Übung Praktische Informatik II FSS 2009 Benjamin Guthier Lehrstuhl für Praktische Informatik IV Universität Mannheim [email protected] 20.03.09 4-1 Heutige große Übung Ankündigung

Mehr

4. Mikroprogrammierung 4a - 1

4. Mikroprogrammierung 4a - 1 4. Mikroprogrammierung 4.1 Motivation 4.2 Eine einfache Mikroarchitektur 4.3 Die Integer Java Virtual Machine und der Stack 4.4 Die Mikroprogrammiersprache MAL 4.5 Optimierung der Mikroarchitektur 4. Mikroprogrammierung

Mehr

Computerarchitektur. Übung 3

Computerarchitektur. Übung 3 Computerarchitektur Übung 3 ufgabe 18) Die LU ist das Rechenwerk in einem Prozessor und führt arithmetische und logische Operationen auf Datenwörter aus. Intern kann die LU aus parametrischen Schaltungen

Mehr

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register

Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Befehl holen. Vorlesung Rechnerarchitektur und Rechnertechnik SS Memory Adress Register Struktur der CPU (1) Die Adress- und Datenpfad der CPU: Prog. Counter Memory Adress Register Befehl holen Incrementer Main store Instruction register Op-code Address Memory Buffer Register CU Clock Control

Mehr

TECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:

Mehr

4. Mikroprogrammierung (Firmware)

4. Mikroprogrammierung (Firmware) 4. Mikroprogrammierung (Firmware) 4. Ein Mikroprogramm-gesteuerter Computer 4.2 Mikroprogramm-Beispiel: Multiplikation 4.3 Interpretation von Maschinenbefehlen durch ein Mikroprogramm 4. Mikroprogrammierung

Mehr

Kap.3 Mikroarchitektur. Prozessoren, interne Sicht

Kap.3 Mikroarchitektur. Prozessoren, interne Sicht Kap.3 Mikroarchitektur Prozessoren, interne Sicht Kapitel 3 Mikroarchitektur 3.1 elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung (zur Realisierung der Befehlsabarbeitung

Mehr

Die Mikroprogrammebene eines Rechners

Die Mikroprogrammebene eines Rechners Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.

Mehr

Technische Informatik I - HS 18

Technische Informatik I - HS 18 Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik I - HS 8 Musterlösung zu Übung 5 Datum : 8.-9. November 8 Aufgabe : MIPS Architektur Das auf der nächsten

Mehr

Grundlagen der Rechnerarchitektur

Grundlagen der Rechnerarchitektur Grundlagen der Rechnerarchitektur Prozessor Übersicht Datenpfad Control Pipelining Data Hazards Control Hazards Multiple Issue Grundlagen der Rechnerarchitektur Prozessor 2 Datenpfad einer einfachen MIPS

Mehr

Teil 2: Rechnerorganisation

Teil 2: Rechnerorganisation Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:

Mehr

Technische Informatik I - HS 18

Technische Informatik I - HS 18 Institut für Technische Informatik und Kommunikationsnetze Prof. L. Thiele Technische Informatik I - HS 18 Musterlösung zu Übung 3 Datum : 25.-26. Oktober 2018 Aufgabe 1: Wurzelverfahren nach Heron Das

Mehr

Prinzipieller Aufbau und Funktionsweise eines Prozessors

Prinzipieller Aufbau und Funktionsweise eines Prozessors Prinzipieller Aufbau und Funktionsweise eines Prozessors [Technische Informatik Eine Einführung] Univ.- Lehrstuhl für Technische Informatik Institut für Informatik Martin-Luther-Universität Halle-Wittenberg

Mehr

Steuerwerk einer CPU. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck

Steuerwerk einer CPU. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Steuerwerk einer CPU Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Implementierung des Datenpfads Direkte Implementierung Mikroprogrammierung

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:

Mehr

Arithmetik, Register und Speicherzugriff. Grundlagen der Rechnerarchitektur Assembler 9

Arithmetik, Register und Speicherzugriff. Grundlagen der Rechnerarchitektur Assembler 9 Arithmetik, Register und Speicherzugriff Grundlagen der Rechnerarchitektur Assembler 9 Arithmetik und Zuweisungen Einfache Arithmetik mit Zuweisung C Programm: a = b + c; d = a e; MIPS Instruktionen: Komplexere

Mehr

Datenpfad einer einfachen MIPS CPU

Datenpfad einer einfachen MIPS CPU Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:

Mehr

Offenbar hängt das Ergebnis nur von der Summe der beiden Argumente ab...

Offenbar hängt das Ergebnis nur von der Summe der beiden Argumente ab... 0 1 2 0 2 1 1 2 0 2 1 0 Offenbar hängt das Ergebnis nur von der Summe der beiden Argumente ab... 0 1 2 0 1 2 1 1 3 2 2 3 212 Um solche Tabellen leicht implementieren zu können, stellt Java das switch-statement

Mehr

Kap 4. 4 Die Mikroprogrammebene eines Rechners

Kap 4. 4 Die Mikroprogrammebene eines Rechners 4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).

Mehr

Von-Neumann-Architektur

Von-Neumann-Architektur Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd..

Mehr

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel

Prozessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle

Mehr

Was ist die Performance Ratio?

Was ist die Performance Ratio? Was ist die Performance Ratio? Wie eben gezeigt wäre für k Pipeline Stufen und eine große Zahl an ausgeführten Instruktionen die Performance Ratio gleich k, wenn jede Pipeline Stufe dieselbe Zeit beanspruchen

Mehr

Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9

Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9 Übungen zu Grundlagen der Rechnerarchitektur und -organisation: Bonusaufgaben Übung 8 und Präsenzaufgaben Übung 9 Dominik Schoenwetter Erlangen, 30. Juni 2014 Lehrstuhl für Informatik 3 (Rechnerarchitektur)

Mehr

Rechnernetze und Organisation

Rechnernetze und Organisation Arithmetic Logic Unit ALU Professor Dr. Johannes Horst Wolkerstorfer Cerjak, 9.2.25 RNO VO4_alu Übersicht Motivation ALU Addition Subtraktion De Morgan Shift Multiplikation Gleitkommazahlen Professor Dr.

Mehr

Pipelining. Die Pipelining Idee. Grundlagen der Rechnerarchitektur Prozessor 45

Pipelining. Die Pipelining Idee. Grundlagen der Rechnerarchitektur Prozessor 45 Pipelining Die Pipelining Idee Grundlagen der Rechnerarchitektur Prozessor 45 Single Cycle Performance Annahme die einzelnen Abschnitte des MIPS Instruktionszyklus benötigen folgende Ausführungszeiten:

Mehr

Grundbegriffe der Informatik

Grundbegriffe der Informatik Grundbegriffe der Informatik Kapitel 22: Mima-X Thomas Worsch KIT, Institut für Theoretische Informatik Wintersemester 2015/2016 GBI Grundbegriffe der Informatik KIT, Institut für Theoretische Informatik

Mehr

Java-Prozessoren. Die Java Virtual Machine spezifiziert... Java Instruktions-Satz. Datentypen. Operanden-Stack. Konstanten-Pool.

Java-Prozessoren. Die Java Virtual Machine spezifiziert... Java Instruktions-Satz. Datentypen. Operanden-Stack. Konstanten-Pool. Die Java Virtual Machine spezifiziert... Java Instruktions-Satz Datentypen Operanden-Stack Konstanten-Pool Methoden-Area Heap für Laufzeit-Daten Class File Format 26 Die Java Virtual Machine Java Instruktions-Satz

Mehr

Computer-Architektur Ein Überblick

Computer-Architektur Ein Überblick Computer-Architektur Ein Überblick Johann Blieberger Institut für Rechnergestützte Automation Computer-Architektur Ein Überblick p.1/27 Computer-Aufbau: Motherboard Computer-Architektur Ein Überblick p.2/27

Mehr

Assembler - Adressierungsarten

Assembler - Adressierungsarten Assembler - Adressierungsarten Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Assembler - Adressierungsarten 1/31 2008-04-01

Mehr

Lösungsvorschlag 9. Übung Technische Grundlagen der Informatik II Sommersemester 2009

Lösungsvorschlag 9. Übung Technische Grundlagen der Informatik II Sommersemester 2009 Fachgebiet Rechnerarchitektur Fachbereich Informatik Lösungsvorschlag 9. Übung Technische Grundlagen der Informatik II Sommersemester 2009 Aufgabe 9.1: Dinatos-Algorithmus-Analyse Die folgenden Verilog-Zeilen

Mehr

Assembler am Beispiel der MIPS Architektur

Assembler am Beispiel der MIPS Architektur Assembler am Beispiel der MIPS Architektur Frühere Einsatzgebiete MIPS Silicon Graphics Unix Workstations (z. B. SGI Indigo2) Silicon Graphics Unix Server (z. B. SGI Origin2000) DEC Workstations (z.b.

Mehr

Tutorium Rechnerorganisation

Tutorium Rechnerorganisation Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu

Mehr

Praktikum Compilerbau Sitzung 9 Java Bytecode

Praktikum Compilerbau Sitzung 9 Java Bytecode Praktikum Compilerbau Sitzung 9 Java Bytecode Prof. Dr.-Ing. Gregor Snelting Matthias Braun und Sebastian Buchwald IPD Snelting, Lehrstuhl für Programmierparadigmen KIT Universität des Landes Baden-Württemberg

Mehr

, 2014W Übungsgruppen: Mo., Mi.,

, 2014W Übungsgruppen: Mo., Mi., VU Technische Grundlagen der Informatik Übung 5: ikroprozessor (icro16) 183.579, 2014W Übungsgruppen: o., 01.12. i., 03.12.2014 Aufgabe 1: Schaltwerksentwicklung Hexapod / Teil 2 a) Befüllen Sie die untenstehende

Mehr

Datenpfaderweiterung Der Single Cycle Datenpfad des MIPS Prozessors soll um die Instruktion min $t0, $t1, $t2 erweitert werden, welche den kleineren

Datenpfaderweiterung Der Single Cycle Datenpfad des MIPS Prozessors soll um die Instruktion min $t0, $t1, $t2 erweitert werden, welche den kleineren Datenpfaderweiterung Der Single Cycle Datenpfad des MIPS Prozessors soll um die Instruktion min $t0, $t1, $t2 erweitert werden, welche den kleineren der beiden Registerwerte $t1 und $t2 in einem Zielregister

Mehr

Just-In-Time-Compiler (2)

Just-In-Time-Compiler (2) Just-In-Time-Compiler (2) Dr.-Ing. Volkmar Sieh Department Informatik 4 Verteilte Systeme und Betriebssysteme Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2015/2016 V. Sieh Just-In-Time-Compiler

Mehr

Rechnergrundlagen SS Vorlesung

Rechnergrundlagen SS Vorlesung Rechnergrundlagen SS 2007 8. Vorlesung Inhalt Gleitkomma-Darstellung Normalisierte Darstellung Denormalisierte Darstellung Rechnerarchitekturen Von Neumann-Architektur Harvard-Architektur Rechenwerk (ALU)

Mehr

Rechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke `09

Rechnerorganisation. (10,11) Informationskodierung (12,13,14) TECHNISCHE UNIVERSITÄT ILMENAU. IHS, H.- D. Wuttke `09 Rechnerorganisation Mathematische Grundlagen (1) Boolesche Algebren: : BMA, BAA (2,3) Kombinatorische Schaltungen (4,5) Automaten (6,7) Sequentielle Schaltungen (8) Programmierbare Strukturen (9) Rechneraufbau

Mehr

J.5 Die Java Virtual Machine

J.5 Die Java Virtual Machine Java Virtual Machine Die Java Virtual Machine 22 Prof. Dr. Rainer Manthey Informatik II Java-Compiler und Java Virtual Machine Quellcode-Datei class C... javac D.java Java-Compiler - Dateien class class

Mehr

Grundlagen der Rechnerarchitektur. MIPS Assembler

Grundlagen der Rechnerarchitektur. MIPS Assembler Grundlagen der Rechnerarchitektur MIPS Assembler Übersicht Arithmetik, Register und Speicherzugriff Darstellung von Instruktionen Logische Operationen Weitere Arithmetik Branches und Jumps Prozeduren 32

Mehr

Auch hier wieder. Control. RegDst Branch MemRead MemtoReg ALUOp MemWrite ALUSrc RegWrite. Instruction[31 26] (also: das Opcode Field der Instruktion)

Auch hier wieder. Control. RegDst Branch MemRead MemtoReg ALUOp MemWrite ALUSrc RegWrite. Instruction[31 26] (also: das Opcode Field der Instruktion) Auch hier wieder Aus voriger Wahrheitstabelle lässt sich mechanisch eine kombinatorische Schaltung generieren, die wir im Folgenden mit dem Control Symbol abstrakt darstellen. Instruction[31 26] (also:

Mehr

Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller

Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller SS 2004 VAK 18.004 Musterlösungen Technische Informatik 2 (T2) Prof. Dr.-Ing. D. P. F. Möller Aufgabenblatt 2.5 Lösung 2.5.1 Befehlszähler (Program Counter, PC) enthält Adresse des nächsten auszuführenden

Mehr

Just-In-Time-Compiler (2)

Just-In-Time-Compiler (2) Just-In-Time-Compiler (2) Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg WS 2011/2012 Just-In-Time-Compiler (2) 1/13 2011-09-12 Just-In-Time-Compiler

Mehr

Die HAM. Die Hypothetische Akku-Maschine

Die HAM. Die Hypothetische Akku-Maschine Die HAM Die Hypothetische Akku-Maschine Inhaltsverzeichnis 1 Die Ham 1.1 Überblick 1.2 Hardware Funktion der HAM 1.3 Der Assembler-Befehlssatz Addition zweier Zahlen 1.4 Der HAM-Editor Addition zweier

Mehr

Der von Neumann Computer

Der von Neumann Computer Der von Neumann Computer Grundlagen moderner Computer Technologie 1 Der moderne Computer ein weites Spektrum Typ Preis Anwendungsbeispiel embeded Computer 10-20 $ in Autos, Uhren,... Spielcomputer 100-200$

Mehr

Beim Programmieren mit MMIX habt ihr vielleicht schon öfter eine der folgenden Fehlermeldungen von MMIXAL bekommen:

Beim Programmieren mit MMIX habt ihr vielleicht schon öfter eine der folgenden Fehlermeldungen von MMIXAL bekommen: 1 ADRESSIERUNG IN MMIX Beim Programmieren mit MMIX habt ihr vielleicht schon öfter eine der folgenden Fehlermeldungen von MMIXAL bekommen: no base address is close enough to the address A! relative address

Mehr

2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16

2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 Version: 14. Okt. 2015 Computeraufbau: nur ein Überblick Genauer: Modul Digitale Systeme (2. Semester) Jetzt: Grundverständnis

Mehr

Rechnerstrukturen 1: Der Sehr Einfache Computer

Rechnerstrukturen 1: Der Sehr Einfache Computer Inhaltsverzeichnis 1: Der Sehr Einfache Computer 1 Komponenten.................................... 1 Arbeitsweise..................................... 1 Instruktionen....................................

Mehr

Rechnerstrukturen Sommersemester 2003

Rechnerstrukturen Sommersemester 2003 9. Übung Ausgabe Abgabe 08.07.03 16.-18.07.03 Bei Fragen und Problemen können Sie uns per E-mail unter den folgenden Adressen erreichen: Mesut Güneş [email protected] Ralf Wienzek [email protected]

Mehr

Assembler Integer-Arithmetik

Assembler Integer-Arithmetik Assembler Integer-Arithmetik Dr.-Ing. Volkmar Sieh Department Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2008 Assembler Integer-Arithmetik 1/23 2008-04-01 Arithmetik

Mehr

Hochschule Düsseldorf University of Applied Sciences HSD RISC &CISC

Hochschule Düsseldorf University of Applied Sciences HSD RISC &CISC HSD RISC &CISC CISC - Complex Instruction Set Computer - Annahme: größerer Befehlssatz und komplexere Befehlen höhere Leistungsfähigkeit - Möglichst wenige Zeilen verwendet, um Aufgaben auszuführen - Großer

Mehr

... Adressierung und Befehlsfolgen (1) Speicherbelegung. Hauptspeicheradressen. Inhalt von Speicherbelegungen: Operanden - Zahlen - Zeichen Befehle

... Adressierung und Befehlsfolgen (1) Speicherbelegung. Hauptspeicheradressen. Inhalt von Speicherbelegungen: Operanden - Zahlen - Zeichen Befehle Adressierung und Befehlsfolgen (1) Speicherbelegung Hauptspeicheradressen Inhalt von Speicherbelegungen: Operanden - Zahlen - Zeichen Befehle Address 0 1 i k 2-1 n bits...... word 0 word 1 b n-1 b 1 b

Mehr

Teil 1: Prozessorstrukturen

Teil 1: Prozessorstrukturen Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium

Mehr

Kap.3 Mikroarchitektur. Prozessoren, interne Sicht

Kap.3 Mikroarchitektur. Prozessoren, interne Sicht Kap.3 Mikroarchitektur Prozessoren, interne Sicht 3.1 Elementare Datentypen, Operationen und ihre Realisierung (siehe 2.1) 3.2 Mikroprogrammierung 3.3 Einfache Implementierung von MIPS 3.4 Pipelining Implementierung

Mehr

Übungsblatt 10 (Block C 2) (16 Punkte)

Übungsblatt 10 (Block C 2) (16 Punkte) georg.von-der-brueggen [ ] tu-dortmund.de ulrich.gabor [ ] tu-dortmund.de pascal.libuschewski [ ] tu-dortmund.de Übung zur Vorlesung Rechnerstrukturen Wintersemester 2016 Übungsblatt 10 (Block C 2) (16

Mehr

Übungsblatt 7 Implementierung von Programmsteuerbefehlen in einer Befehlspipeline Abgabefrist: Mittwoch , 14:00 Uhr

Übungsblatt 7 Implementierung von Programmsteuerbefehlen in einer Befehlspipeline Abgabefrist: Mittwoch , 14:00 Uhr Praktikum zur Vorlesung Prozessorarchitektur SS 2017 Übungsblatt 7 Implementierung von Programmsteuerbefehlen in einer Befehlspipeline Abgabefrist: Mittwoch 21.06.2017, 14:00 Uhr 1.1. Einführung Programmsteuerbefehle

Mehr

Selbststudium Informationssysteme - H1102 Christian Bontekoe & Felix Rohrer

Selbststudium Informationssysteme - H1102 Christian Bontekoe & Felix Rohrer Übung RA, Kapitel 1.5 1. Beantworten Sie bitte folgende Repetitionsfragen 1. Beschreiben Sie in eigenen Worten und mit einer Skizze die Schichtung einer Multilevel Maschine. Folie 5, rechte Seite 2. Welche

Mehr

Vorlesung Rechnerarchitektur. Einführung

Vorlesung Rechnerarchitektur. Einführung Vorlesung Rechnerarchitektur Einführung Themen der Vorlesung Die Vorlesung entwickelt an Hand von zwei Beispielen wichtige Prinzipien der Prozessorarchitektur und der Speicherarchitektur: MU0 Arm Speicher

Mehr

Sprungbefehle und Kontroll-Strukturen

Sprungbefehle und Kontroll-Strukturen Sprungbefehle und Kontroll-Strukturen Statusregister und Flags Sprungbefehle Kontrollstrukturen Das Status-Register 1 Register-Satz des ATmega128 Universal-Register (8Bit) R0..R15 16 Bit Program counter

Mehr

Teil VIII Von Neumann Rechner 1

Teil VIII Von Neumann Rechner 1 Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only

Mehr

Datapath. Data Register# Register# PC Address instruction. Register#

Datapath. Data Register# Register# PC Address instruction. Register# Überblick über die Implementation Datapath Um verschiedene Instruktionen, wie MIPS instructions, interger arithmatic-logical instruction und memory-reference instructions zu implementieren muss man für

Mehr

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht

Kap.2 Befehlsschnittstelle. Prozessoren, externe Sicht Kap.2 Befehlsschnittstelle Prozessoren, externe Sicht 2 Befehlsschnittstelle 2.1 elementare Datentypen, Operationen 2.2 logische Speicherorganisation 2.3 Maschinenbefehlssatz 2.4 Klassifikation von Befehlssätzen

Mehr

FAKULTÄT FÜR INFORMATIK

FAKULTÄT FÜR INFORMATIK FAKULTÄT FÜ INFOMATIK TECNISCE UNIVESITÄT MÜNCEN Lehrstuhl für echnertechnik und echnerorganisation Prof. Dr. Martin Schulz Einführung in die echnerarchitektur Wintersemester 2017/2018 Lösungsvorschlag

Mehr

RO-Tutorien 3 / 6 / 12

RO-Tutorien 3 / 6 / 12 RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 4 AM 21.05.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft

Mehr

ARM-Cortex-M4 / Thumb-2-Befehlssatz Adressierungsarten und arithmetische Operationen

ARM-Cortex-M4 / Thumb-2-Befehlssatz Adressierungsarten und arithmetische Operationen ARM-Cortex-M4 / Thumb-2-Befehlssatz Adressierungsarten und arithmetische Operationen Aufgabenstellung: - das beigefügte Assembler-Programm schrittweise ausführen - sich mit der Handhabung der Entwicklungswerkzeuge

Mehr

32 Bit Konstanten und Adressierung. Grundlagen der Rechnerarchitektur Assembler 78

32 Bit Konstanten und Adressierung. Grundlagen der Rechnerarchitektur Assembler 78 32 Bit Konstanten und Adressierung Grundlagen der Rechnerarchitektur Assembler 78 Immediate kann nur 16 Bit lang sein Erinnerung: Laden einer Konstante in ein Register addi $t0, $zero, 200 Als Maschinen

Mehr

Data Hazards. Grundlagen der Rechnerarchitektur Prozessor 74

Data Hazards. Grundlagen der Rechnerarchitektur Prozessor 74 Data Hazards Grundlagen der Rechnerarchitektur Prozessor 74 Motivation Ist die Pipelined Ausführung immer ohne Probleme möglich? Beispiel: sub $2, $1, $3 and $12, $2, $5 or $13, $6, $2 add $14, $2, $2

Mehr

Rechnergrundlagen SS Vorlesung

Rechnergrundlagen SS Vorlesung Rechnergrundlagen SS 2007 3. Vorlesung Inhalt Zahlensysteme Binäre Darstellung von Integer-Zahlen Vorzeichen-Betrag Binary Offset 1er-Komplement 2er-Komplement Addition und Subtraktion binär dargestellter

Mehr

Mikroprozessor (CPU)

Mikroprozessor (CPU) Mikroprozessor (CPU) Der Mikroprozessor (µp) ist heutzutage das Herzstück eines jeden modernen Gerätes. Er wird in Handys, Taschenrechnern, HiFi-Geräten und in Computern, für die er eigentlich erfunden

Mehr

10. Die Adressierungsarten des MSP 430

10. Die Adressierungsarten des MSP 430 10. Die Adressierungsarten 10.1 Übersicht über die Adressierungsarten 10.2 -Operanden 10.3 Indexregister mit Distanz 10.4 Symbolische (relativ zum ) 10.5 Absolute 10.6 Indirekte 10.7 Indirekte Adressierung

Mehr

Technische Informatik I Übung 3: Assembler

Technische Informatik I Übung 3: Assembler Technische Informatik I Übung 3: Assembler Roman Trüb Computer Engineering Group, ETH Zürich 1 Lernziele Übung 3 Aufgabe 1 Aufbau und Aufruf von Funktionen in Assembler Assembler Codeanalyse Aufgabe 2

Mehr

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen

Mikroprozessoren Grundlagen AVR-Controller Input / Output (I/O) Interrupt Mathematische Operationen Mikroprozessoren Grundlagen Aufbau, Blockschaltbild Grundlegende Datentypen AVR-Controller Anatomie Befehlssatz Assembler Speicherzugriff Adressierungsarten Kontrollstrukturen Stack Input / Output (I/O)

Mehr

Das Prinzip an einem alltäglichen Beispiel

Das Prinzip an einem alltäglichen Beispiel 3.2 Pipelining Ziel: Performanzsteigerung é Prinzip der Fließbandverarbeitung é Probleme bei Fließbandverarbeitung BB TI I 3.2/1 Das Prinzip an einem alltäglichen Beispiel é Sie kommen aus dem Urlaub und

Mehr

14.3 Kontrollogik. Allgemeines: Kontrollogik wird in 3 Stufen realisiert: Clock - Erzeugung. 2 Uhrzeit. PALs. /ck. Kontrollsignale.

14.3 Kontrollogik. Allgemeines: Kontrollogik wird in 3 Stufen realisiert: Clock - Erzeugung. 2 Uhrzeit. PALs. /ck. Kontrollsignale. 14.3 Kontrollogik Bernd Becker Technische Informatik II Allgemeines: Kontrollogik wird in 3 Stufen realisiert: 1 Clock - Erzeugung /ck ck 2 Uhrzeit 3 s 0, s 1, E 3 PALs Kontrollsignale I[31:24] Befehlsdekodierung

Mehr

9. Die Adressierungsarten des MSP 430

9. Die Adressierungsarten des MSP 430 9. Die Adressierungsarten 9.1 Übersicht über die Adressierungsarten 9.2 -Operanden 9.3 Indexregister mit Distanz 9.4 Symbolische (relativ zum ) 9.5 Absolute 9.6 Indirekte 9.7 Indirekte Adressierung mit

Mehr

2.2 Rechnerorganisation: Aufbau und Funktionsweise

2.2 Rechnerorganisation: Aufbau und Funktionsweise 2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise

Mehr

System-Architektur und -Software

System-Architektur und -Software System-Architektur und -Software Sommersemester 2001 Lutz Richter Institut für Informatik Universität Zürich Obligatorische Veranstaltung des Kerngebietes System-Architektur und -Software Voraussetzungen

Mehr

Johann Wolfgang Goethe-Universität

Johann Wolfgang Goethe-Universität Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory

Mehr

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse

CPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit

Mehr

DieÜbersetzung funktionaler Programmiersprachen

DieÜbersetzung funktionaler Programmiersprachen DieÜbersetzung funktionaler Programmiersprachen 107 11 Die Sprache PuF Wir betrachten hier nur die Mini-Sprache PuF( Pure Functions ). Insbesondere verzichten wir(vorerst) auf: Seiteneffekte; Datenstrukturen;

Mehr

Praktikum ASP Blatt 2 1. LEHRSTUHL FÜR RECHNERARCHITEKTUR UND PARALLELE SYSTEME Aspekte der systemnahen Programmierung bei der Spieleentwicklung

Praktikum ASP Blatt 2 1. LEHRSTUHL FÜR RECHNERARCHITEKTUR UND PARALLELE SYSTEME Aspekte der systemnahen Programmierung bei der Spieleentwicklung Praktikum ASP Blatt 2 1 LEHRSTUHL FÜR RECHNERARCHITEKTUR UND PARALLELE SYSTEME Aspekte der systemnahen Programmierung bei der Spieleentwicklung Arbeitsblatt 2 29.10.2018-04.11.2018 T1 Grundlagen der AArch64-Architektur

Mehr

RISC-Prozessoren (1)

RISC-Prozessoren (1) RISC-Prozessoren (1) 1) 8 Befehlsklassen und ihre mittlere Ausführungshäufigkeit (Fairclough): Zuweisung bzw. Datenbewegung 45,28% Programmablauf 28,73% Arithmetik 10,75% Vergleich 5,92% Logik 3,91% Shift

Mehr

Arithmetische und Logische Einheit (ALU)

Arithmetische und Logische Einheit (ALU) Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen

Mehr