Minimierung nach Quine Mc Cluskey

Größe: px

Ab Seite anzeigen:

Download "Minimierung nach Quine Mc Cluskey"

Insa Boer
vor 5 Jahren
Abrufe

1 Minimierung nach Quine Mc Cluskey F(A,B,C,D) =!A!B!C!D +!A!B!C D +!A B!C!D +!A B!C D +!A B C!D +!A B C D + A!B!C!D + A!B!C D + A!B C D + A B C D Notiere die Funktion als # A B C D Gruppe Binärelemente und fasse diese zu Gruppen zusammen Die Binärelemente werden nach den in ihnen vorkommenden Einsen in jeweilige Gruppen eingeteilt. Grundlagen der Rechnerarchitektur Logik und Arithmetik 41

2 Minimierung nach Quine Mc Cluskey Ermitteln der Primterme # A B C D OK # A B C D OK # A B C D OK Grundlagen der Rechnerarchitektur Logik und Arithmetik 42

3 Minimierung nach Quine Mc Cluskey Ermitteln der Primtermtabelle # A B C D OK m9 + m P1 m7 + m P2 m11 + m P3 m0 + m1 + m4 + m5 0 0 P4 m0 + m1 + m8 + m9 0 0 P5 m4 + m5 + m6 + m7 0 1 P6 P1 P2 P3 P4 P5 P6 m0 m1 m4 m5 m6 m7 m8 m9 m11 m15 Grundlagen der Rechnerarchitektur Logik und Arithmetik 43

4 Minimierung nach Quine Mc Cluskey Finden einer minimalen Überdeckung durch wiederholte Spalten und Zeilendominanzprüfung m0 m1 m4 m5 m6 m7 m8 m9 m11 m15 P1 X X P2 X X P3 X X P4 X X X X P5 X X X X P6 X X X X Grundlagen der Rechnerarchitektur Logik und Arithmetik 44

5 Minimierung nach Quine Mc Cluskey Finden einer minimalen Überdeckung durch wiederholte Spalten und Zeilendominanzprüfung m6 m8 m11 m15 P1 X P2 X P3 X X P4 P5 X P6 X Grundlagen der Rechnerarchitektur Logik und Arithmetik 45

6 Minimierung nach Quine Mc Cluskey Finden einer minimalen Überdeckung durch wiederholte Spalten und Zeilendominanzprüfung m6 m8 m11 m15 P3 X X P5 X P6 X Grundlagen der Rechnerarchitektur Logik und Arithmetik 46

7 Minimierung nach Quine Mc Cluskey Finden einer minimalen Überdeckung durch wiederholte Spalten und Zeilendominanzprüfung P3 P5 P6 m6 m8 m11 X X X Grundlagen der Rechnerarchitektur Logik und Arithmetik 47

8 Logische Bausteine Addierwerke Grundlagen der Rechnerarchitektur Logik und Arithmetik 48

9 Addition eines einzigen Bits Eingang Ausgang a b CarryIn CarryOut Sum CarryIn a b + Sum CarryOut Grundlagen der Rechnerarchitektur Logik und Arithmetik 49

10 CarryIn Ripple Carry Adder a0 b0 a1 b1 a2 b2 + CarryOut CarryIn + CarryOut CarryIn + CarryOut Sum Sum Sum Problem: Berechnung benötigt O(n) Gatterlaufzeit. Grundlagen der Rechnerarchitektur Logik und Arithmetik 50

11 Carry Lookahead Adder Beobachtung 1: wenn zwei Binärzahlen a(0)...a(n 1) und b(0)...b(n 1) addiert werden, dann findet ein Übertrag an der Stelle i immer dann statt, wenn Also können wir als Carry Generierer g(i) definieren: Beobachtung 2: ein Übertrag von der Stelle i 1 wird von der Stelle i an die nächste Stelle i+1 weiter geleitet, wenn Also können wir als Carry Propagierer p(i) definieren: Grundlagen der Rechnerarchitektur Logik und Arithmetik 51

12 Carry Lookahead Adder Mittels der Generate und Propagate Ausdrücke lässt ich dann für jede Stelle i der Carry (Übertrag) für die Stelle i+1 definieren: Für einen 4 Stelligen Addierer ergibt sich damit: Wie hilft uns das jetzt weiter? Grundlagen der Rechnerarchitektur Logik und Arithmetik 52

13 Wie hilft uns das jetzt weiter? Carry Lookahead Adder Expandieren durch Substitution: Laufzeit: O(1), aber die hohe Anzahl der benötigten Gatter limitiert die Größe eines solchen Bausteins. (Lösung: zusammenfassen mehrerer CLA zu einer Gruppe) Grundlagen der Rechnerarchitektur Logik und Arithmetik 53

14 Logische Bausteine Sequentielle Schaltungen Grundlagen der Rechnerarchitektur Logik und Arithmetik 54

15 Sequentielle Schaltungen n Eingänge m Ausgänge n Eingänge m Ausgänge Zustand Ausgänge hängen nur von den Eingängen ab. Wie schon gezeigt, ist dies durch eine Wahrheits tabelle beschreibbar. Ausgänge hängen von den Eingängen ab und dem aktuellen Zustand des Bausteins ab. Wie kann man dieses Verhalten beschreiben? Kombinatorische Schaltungen (Schaltnetze) Sequentielle Schaltungen Grundlagen der Rechnerarchitektur Logik und Arithmetik 55

16 Zustandsautomat Ein Beispiel: Eingabe 01 / Ausgabe 00 Eingabe 00 / Ausgabe 11 Eingabe 10 / Ausgabe 01 Eingabe 11 / Ausgabe 10 Zustand 00 2 Bit Eingabe Eingabe 11 / Ausgabe 00 Zustand 01 2 Bit Ausgabe Zustand 10 Grundlagen der Rechnerarchitektur Logik und Arithmetik 56

17 Speichern von Zuständen Speichern eines Bits am Beispiel R S Latch (S=Set, R=Reset) Beobachtung: das Speichern von Zustand erfordert Rückkopplungen (d.h. Ausgang ist wieder Eingang) in der Schaltung. R S altes Q neues Q Bildquelle: David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, 2012 Grundlagen der Rechnerarchitektur Logik und Arithmetik 57

Speichern von Zuständen Erweiterung eines R S Latch zu einem D Latch (D=Data, C=Clock) R S altes Q neues Q 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1

18 Speichern von Zuständen Erweiterung eines R S Latch zu einem D Latch (D=Data, C=Clock) R S altes Q neues Q R S C D altes Q neues Q Grundlagen der Rechnerarchitektur Logik und Arithmetik 58

19 Beispiel Wir wollen das Ergebnis einer kombinatorischen Schaltung in einem D Latch speichern. Q soll wohldefiniert entweder den Inhalt vor oder nach der Berechnung speichern. Kombinatorische Schaltung Q Eingang n Bit Ergebnis ist ein Bit C (Clock) D (Daten) D Latch NOT(Q) Problem: Wann liegt das Ergebnis Bit stabil an D an? Zeit Bildquelle: Symbole kopiert aus David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, 2012 Grundlagen der Rechnerarchitektur Logik und Arithmetik 59

20 Lösung: Taktung Wir wollen das Ergebnis einer kombinatorischen Schaltung in einem D Latch speichern. Q soll wohldefiniert entweder den Inhalt vor oder nach der Berechnung speichern. Kombinatorische Schaltung Q Eingang n Bit Ergebnis ist ein Bit C (Clock) D (Daten) D Latch NOT(Q) Letztes Clock Signal Takt Zyklus Nächstes Clock Signal Bildquelle: Symbole kopiert aus David A. Patterson und John L. Hennessy, Computer Organization and Design, Fourth Edition, 2012 Grundlagen der Rechnerarchitektur Logik und Arithmetik 60 Zeit

21 D Latches sind Transparent bzgl. Taktsignal R S D C Q Grundlagen der Rechnerarchitektur Logik und Arithmetik 61

22 D Flip Flop (ist nicht transparent) Ausgang ändert sich nur bei einer fallenden Taktflanke. D D C D Latch Q D C D Latch Q!Q C D C Q Grundlagen der Rechnerarchitektur Logik und Arithmetik 62

23 Logische Bausteine Blockschaltdiagramme Grundlagen der Rechnerarchitektur Logik und Arithmetik 63

24 Bausteine als Black Box Wir haben jetzt einige Basisbausteine kennen gelernt. In dieser Vorlesung sind wir mit Blockschaltbildern in der Regel eine Abstaktionsebene höher. Die betrachteten Bausteine sind Kästen mit Eingangsleitungen und Ausgangsleitungen. Die Leitungen können entweder Daten transportieren (Datenleitungen) oder Steuersignale (Steuerleitungen). Wie die Bausteine der Blockschaltbilder intern mit Grundbausteinen aufgebaut sind und wie die Taktung der einzelnen Bausteine genau abläuft betrachten wir in dieser Vorlesung nicht weiter. Mehr dazu kann man in der Vorlesung Digitaltechnik lernen. Eingansleitungen Bemerkung: In Blockschaltbildern wird das für sequentielle Bausteine erforderliche Clock Signal häufig der Übersicht halber weg gelassen. Baustein Ausgansleitungen Beispiel eines abstrakten Bausteins Grundlagen der Rechnerarchitektur Logik und Arithmetik 64

25 Verschaltung von Bausteinen Verbinden von Bauelementen Bus (lassen häufig die Markierung n Bits weg) Einzelne Leitung n Bits Datenflussrichtung Ausgabe eines logischen Bausteins Eingabe eines logischen Bausteins Kreuzungen und Verbindungen Beispiel Baustein A Leitungen kreuzen sich, sind aber nicht verbunden Verbindungen außerhalb der Leitungsendpunkte sind durch einen Punkt gekennzeichnet. Baustein B Baustein C Grundlagen der Rechnerarchitektur Logik und Arithmetik 65

26 Arithmetische, logische Einheit (ALU) ALU Operation (k) Angabe in Klammern ist die Anzahl Bits. Beispiel Funktionen AND A (n) OR B (n) ALU CarryOut (1) Zero (1) Result (n) Overflow (1) Ggf. ist die ALU auf eine Operation festgelegt. Dann Entfällt der Eingang und ALU wird mit dem Namen der Operation ersetzt. NOT Addition Subtraktion Vergleich Kombinatorisch? Sequentiell? Grundlagen der Rechnerarchitektur Logik und Arithmetik 66

27 Register und Shift Register Eingang (n) Speichert n Bits Reset (1) Load (1) Shift (1) Ausgang (n) Kombinatorisch? Sequentiell? Grundlagen der Rechnerarchitektur Logik und Arithmetik 67

28 Control Eingänge sind Datenleitungen aus anderen Bausteinen Control Ausgänge sind Steuerleitungen in andere Bausteine Ein Baustein der das Zusammenarbeiten von anderen Bauseinen koordiniert. In Abhängigkeit der Eingänge werden die passenden Steuerleitungen geschaltet. Kombinatorisch? Sequentiell? Grundlagen der Rechnerarchitektur Logik und Arithmetik 68

Ähnliche Dokumente

Minimierung nach Quine Mc Cluskey Ermitteln der Primtermtabelle

Minimierung nach Quine Mc Cluskey Ermitteln der Primtermtabelle # A B C D OK m9 + m11 1 0 1 P1 m7 + m15 1 1 1 P2 m11 + m15 1 1 1 P3 m0 + m1 + m4 + m5 0 0 P4 m0 + m1 + m8 + m9 0 0 P5 m4 + m5 + m6 + m7 0