b i Ergänzung zu Vollkonjunktionen (ohne Indizierung i = 0... n-1): q = a b a b q = a b q = a b a b a b

Größe: px

Ab Seite anzeigen:

Download "b i Ergänzung zu Vollkonjunktionen (ohne Indizierung i = 0... n-1): q = a b a b q = a b q = a b a b a b"

Manfred Kohler
vor 5 Jahren
Abrufe

2 Ansatz: Die Realisierung von arithmetischen Operationen mit Logikgattern führt zu ähnlichen Verarbeitungsstrukturen für arithmetische und logische Befehle Parallele Zahlwort/oder Logikverarbeitung ist für n bits möglich! Logik: Negation, Konjunktion, Disjunktion q i = a i q i = a i b i q i = a i b i Ergänzung zu Vollkonjunktionen (ohne Indizierung i = 0... n-1): q = a b a b q = a b q = a b a b a b führt auf 4 mögliche Grundverknüpfungen, abh. von Steuergröße s i q = s 3 a b s 2 a b s 1 a b s 0 a b Beispiel: S = (1,0,0,0): Konjunktion, S = (1,1,1,0): Disjunktion Arithmetik: Summe: q = a b c n (c 0 =0) Differenz: q = a b c n (c 0 =1) Additionsgleichung mit Identität: c n+1 = a b ( a b ) c n Subtraktionsgl. mit Identität: c n+1 = a b ( a b) c n q = (a b a b ) c n q = (a b a b ) c n Die Zusammenfassung aller Grundverknüpfungen ergibt: c n+1 = s 3 a b s 2 a b s 1 a b s 0 a b c n q = ( s 3 a b s 2 a b s 1 a b s 0 a b) c n Beispiel: S = (1,0,0,1): Addition mit Übertrag von c 0 S = (0,1,1,0): Subtraktion ohne Übertrag mit c 0 = 1 Zusammenfassung: mit A i = s 3 a i b i s 2 a i b i und B i = s 1 a b s 0 a b ergibt sich C n+1 =A i B i C n und Q i = A i B i (Logik) = A i B i C n (Arithmetik) bzw. Q i = A i B i (BA C n ) (BA: Betriebsart)

3 S 3 S 2 S 1 S 0 Logik (BA=1) Arithmetik (BA=0) A INV A A + C N INC A B NOR (A B) + C N A B (A B) + C N RES C N A B NAND A+(A B)+C N B INV B (A B)+(A B)+C N (A B) (A B) XOR A - B + C N -1 SUB A B (A B) + C N A B A+(A B)+C N (A B) (A B) ÄQU A + B + C N ADC B (A B)+(A B)+C N A B AND (A B) + C N SET A + A + C N SHL A B (A B) + A + C N A B OR (A B) + A + C N A A + C N -1

4 Anwendung der ALU zum Größenvergleich S=[0,1,1,0] C 4 C 0 Bedeutung 0 0 A < B 0 1 A B 1 0 A B 1 1 A > B Spezieller Ausgang für A=B ( Zero ) Generierung eines vorausschauenden Übertrages: Ein Übertrag entsteht in der Stufe bei der Addition ( generate) oder durch Weiterleiten von der vorherigen Stufe, wenn ein Summand 1 ist propagate) C n+1 = G n (P n C n ) (G Generate, P: Propagate) der Vergleich mit c n+1 = a b (a b) c n liefert g i = a i b i und p i = a i b i c 1 = g 0 (p 0 c 0 ) c 2 = g 1 (p 1 c 1 ) = g 1 (p 1 (g 0 (p 0 c 0 )) = g 1 p 1 g 0 p 1 p 0 c 0 c 3 = g 2 (p 2 c 2 ) = g 2 (p 2 (g 1 p 1 g 0 p 1 p 0 c 0 )) = g 2 p 2 g 1 p 2 p 1 g 0 p 2 p 1 p 0 c 0 c 4 = g 3 (p 3 c 3 ) = g 3 (p 3 (g 2 p 2 g 1 p 2 p 1 g 0 p 2 p 1 p 0 c 0 ) = g 3 p 3 g 2 p 3 p 2 g 1 p 3 p 2 p 1 g 0 p 3 p 2 p 1 p 0 c 0 a Ausgang der 4-bit-ALU werden generiert: G = g 3 p 3 g 2 p 3 p 2 g 1 p 3 p 2 p 1 g 0 und P = p 3 p 2 p 1 p 0

5 Anwendung der ALU zum Größenvergleich S=[0,1,1,0] ergibt in Abhängigkeit von c 0 einen Übertrag c 4 c 4 c 0 Bedeutung 1 0 A < B 1 1 A B 0 0 A B 0 1 A > B Spezieller Ausgang für Q=0000 ( Zero ) Z=q 3 q 2 q 1 q 0 S=[0,1,1,0] und c 0 =0 ergibt Z=1 für A=B Generierung eines vorausschauenden Übertrages: Ein Übertrag entsteht in der Stufe bei der Addition ( generate) oder durch weiterleiten von der vorherigen Stufe, wenn ein Summand 1 ist (propagate) C n+1 = G n (P n C n ) (G Generate, P: Propagate) der Vergleich mit c n+1 = a b (a b) c n liefert g i = a i b i und p i = a i b i Rekursive Ermittlung der ersten 4 Überträge: c 1 = g 0 (p 0 c 0 ) c 2 = g 1 (p 1 c 1 ) = g 1 (p 1 (g 0 (p 0 c 0 )) = g 1 p 1 g 0 p 1 p 0 c 0 c 3 = g 2 (p 2 c 2 ) = g 2 (p 2 (g 1 p 1 g 0 p 1 p 0 c 0 )) = g 2 p 2 g 1 p 2 p 1 g 0 p 2 p 1 p 0 c 0 c 4 = g 3 (p 3 c 3 ) = g 3 (p 3 (g 2 p 2 g 1 p 2 p 1 g 0 p 2 p 1 p 0 c 0 ) = g 3 p 3 g 2 p 3 p 2 g 1 p 3 p 2 p 1 g 0 p 3 p 2 p 1 p 0 c 0 am Ausgang der 4-bit-ALU werden G und P zur Verfügung gestellt: G = g 3 p 3 g 2 p 3 p 2 g 1 p 3 p 2 p 1 g 0 und P = p 3 p 2 p 1 p 0

6 Die sequentielle Arbeitsweise der ALU mit verschiedenen Operanden und Operationen erfordert: temporäre Register für A, B Zwischenspeicher für das Ergebnis Q (z.b. Akkumulatorregister A) Datentransport zwischen Ergebnis und Operand (Busstruktur) temporäre Speicherung der Steuersignale S (Befehlsspeicher) Diese Komponenten bilden das Rechenwerk: Beispiel einer 4-bit-ALU: A=0001 (1) B=1111 (255) C 0 =0 S=[1,0,0,1] (Addition mit Übertrag) liefert nach der Verzögerungszeit t PD der ALU: Q=0000 Z=1 C n =1 Der Wert von Q wird durch ein get_a Signal in das Ergebnisregister A (taktflankengesteuerte D-Flipflops) eingeschrieben.

7 Zur Realisierung einer algorithmischen Abarbeitung sind erforderlich: Speicherstrukturen für Programme und Daten Adreßgenerierung für den Programmspeicher (Befehlszähler, Befehls-Adressregister) Adreßgenerierung für den Datenspeicher (Daten-Adreßregister) Speicherung des Übertrages C (Carry-Flag) und des Null-Ergebnisses Z (Zero-Flag) Auswertung der Flags für Verzweigungen (Steuerwerk) Steuerung externer Ein/Ausgabekanäle (Steuersignale)

8 Konzept zur Gestaltung eines universellen Rechners: Struktur ist unabhängig von der Problemlösung Rechenwerk, Steuerwerk, Speicher, Ein- und Ausgabewerk in einem Speicher werden Programme und Daten binär codiert gehalten Speicherzellen werden durchnummeriert, erhalten eine eindeutige Adresse Aufeinanderfolgende Befehle werden in fortlaufenden Speicherstellen abgelegt. Eine Änderung der Abarbeitungsfolge ist durch Sprungbefehle möglich Verarbeitungsschritte erfolgen durch Transportbefehle, Arithmetik- und Logikbefehle Die Steuerung erfolgt durch binäre Schaltwerke getrennte Daten- und Programmspeicher ermöglicht die zeitlich parallele Nutzung vorhandener Baugruppen (Befehlszähler, Datenadreßgenerierung)

10 2. Mikroprogrammsteuerung aus dem Befehlskode wird über den Mikroprogrammspeicher der Mikrobefehl entweder direkt (horizontale Mikroprogrammierung) oder indirekt über einen Mikrobefehls- Dekoder (vertikale Mikroprogrammierung) abgeleitet. einfacher Entwurf, leichte Änderung im Entwurfsprozeß möglich leichte Implementation nahezu beliebiger Befehlssätze z.b. CISC-Rechnerstrukturen großer Platzbedarf, relativ langsame Abarbeitung, schlechte Optimierbarkeit

Ähnliche Dokumente

Lehrveranstaltung: Digitale Systeme. KS-Praktikums-Vorbereitung Dipl.-Inf. Markus Appel , , ,

Lehrveranstaltung: Digitale Systeme KS-Praktikums-Vorbereitung Dipl.-Inf. Markus Appel 24.04.2012, 25.04.2012, 26.04.2012, 27.04.2012 Übersicht Kombinatorische Schaltungen n-bit-addierer Minimierungsverfahren