Aufbau eines Taschenrechners

Größe: px

Ab Seite anzeigen:

Download "Aufbau eines Taschenrechners"

Nicolas Brandt
vor 8 Jahren
Abrufe

1 siehe Skizze Aufbau einer Waage siehe Skizze Speichermöglichkeit Aufbau eines Taschenrechners Speichermöglichkeit Adressbus (2 16 ) (2 wegen der Zustände =aus und 1=an) => Möglichkeiten => x 1Byte (8 Bit) (sprich 1 Byte entspricht 8 Bit) => : 124 entspricht 2 1 => = 64 kibyte Bsp: 2 4 => 16 mögliche Zustände Begriffe: ROM (Read Only Memory) (Random Access Memory) Baugruppen: CPU-Mikroprozessor Mikrocomputer Steuerwerk (regelt die Abläufe) Rechenwerk (eigentliche Berechnung) Register (interner Speicher mit eigener Verwaltung) Speicheradresse ROM (Lesespeicher) (Schreib- Lesespeicher) Eingabegruppe Eingabe von Daten, wenn IN-R und Adresse dieser Baugruppe gesetzt ist Ausgabegruppe Ausgabe von Daten auf den Datenbus, wenn OUT-W und die Adresse dieser Baugruppe gesetzt ist BUS-System Beim Computer nutzen viele Baugruppen zum Datentransport das selbe Leitungsbündel Nach ihrer Ausgabe unterscheidet man verschiedene Busse, die zusammengefasst als Systembus bezeichnet werden 1 Adressbusses 2 Datenbus 3 Steuerbus

2 4 Spannungsversorgung Hinweis: Das Steuerwerk regelt die zeitliche Reihenfolge des Datenverkehrs auf dem Bus und ordnet die Daten auch der richtigen Baugruppe zu Adressbus Steuerbus Verbindung Steuerwerk des Prozessors zu den Steueranschlüssen der Baugruppen Steuersignale: MEM R memory read (Speicher lesen) MEM W memory write (Speicher schreiben) IN R Input read (Eingabeport lesen) OUT W Output write (Ausgabeport schreiben) Wenn die CPU kein Steuersignal ausgibt, sind die acht Datenanschlüsse aller Baugruppen elektronisch vom Bus getrennt (hochohmig) In jedem Fall muss der Prozessor die gültige Adresse und gleichzeitig das betreffende Steuersignal senden, um eine bestimmte Funktion zu erfüllen Der Steuerbus besitzt einen Treiber (Bustreiber) mit Tristate-Ausgang alle Steuerbefehle sind -aktiv zb ( INR ) IN R 1//hochohmig bei 1 = +5V ist Spannung am Widerstand V; kein Strom bei = V ist Spannung am Widerstand 5V; geringer Strom fließt (da R sehr groß) bei Trennung von IN R (hochohmig) bewirkt Wdst dass an Leitung 1 = +5V anliegt => kein Steuerbefehl bzw Schaltung abgeschalten! Die pull-up Widerstände sorgen dafür, dass auf allen Steuerleitungen ein 1 Signal anliegt (inaktiv!), wenn die Ausgänge hochohmig sind Für den Fall, das die Ausgänge hochohmig sind, sorgen pull up Widerstände dafür, dass auf allen Steuerleitungen ein 1-Signal anliegt -> also inaktiv sind Zeitmultiplex Verfahren Daten-/Adressbus CPU (Ausschnitt)

3 Befehlszähler Programmzähler CPU Ausschnitt Adressregister A A15 interner Datenbus Adres sbust reibe r A15 A8 Daten- u Adressentreiber D - D4 A - A7 Prinzipschaltbild D =>Daten/Adr A D =>Daten/Adr A Multiplexer Demultiplexer Das Zeitmultiplex-Verfahren hilft hier, Anschlüsse des SIP-Gehäuses der CPU zu sparen Es werden an den Anschlüssen AD-AD7 (8 Anschlüsse) zu einem Zeitpunkt die acht Datenleitungen des Datenbusses geschalten und zu einem anderen Zeitpunkt die ersten acht Adressleitungen der 16 Leitungen breiten Adressbusses Ohne das Multiplex-Verfahren wären 16 Adressleitungsanschlüsse plus acht Datenleitungsanschlüsse notwendig 24 Anschlüsse Statischer (Flipp-Flopp) Halbleiterspeicher Dynamischer (Kondensatoren) Allen Halbleitern ist gemeinsam, dass durch Anlegen einer bestimmten Adresse der gewünschte Speicherplatz zum Lesen oder Schreiben ausgewählt werden kann (wahlfreier Zugriff) Kapazität des Speichers Speicherkapazität = Adressanzahl x Datenwortlänge Erweiterung des Speichers (wortorganisierter Speicher)

4 A A A15 A11 A1 A9 Write Read Baussteinauswahl WE Schreib-/Lese-Eingang WE Freigabe bei A1=, A11= bei A1=, A11=1 bei A1=1, A11= bei A1=1, A11=1 A B C Ausgang ! A B C A11 A1 da Ausgabe, muß negiert werden Innere Funktionen und Befehle - Der Mikroprozessor Befehle setzen sich aus mindestens einem höchstens drei Worten (je 8 Bit) zusammen Der Prozessor 885 kennt über 9 verschiedene Befehle -> siehe Befehlsliste Befehle lassen sich in folgende Gruppen unterteilen 1) Transportbefehle 2) Verarbeitungsbefehle 3) Programmsteuerbefehle Befehle: zb: NOP Hexa: --> no operation 84 Hexa bedeutet binär 1 1 Schreibweise ADD H --> addiert Transportbefehle Daten aus externen Speicher in ein Register (Speicherzeile innerhalb der CPU) des Prozessors lesen Daten aus der Eingabebaugruppe in den Akku (wichtiger Register) laden Daten aus dem Akku (zb Ergebnisse einer Bearbeitung) in eine Ausgabegruppe leiten siehe Blockschaltbild Verarbeitungsbefehle Veranlassen die ALU (Arithmetic Logic Unit) Rechenoperationen der logischen Verknüpfungen auszuführen

5 zb Rechenoperationen: Addieren Subtrahieren Inkrementieren(+1) Dekrementieren(-1) Komplement bilden Dezimalkorrektur vornehmen (--> keine Multiplikation) Logische Verknüpfungen: UND, ODER, Exklusiv ODER Vergleichsoperationen UND => beide Leitungen 1 dann Ausgang 1 ODER => eine von beiden Leitungen mindestens 1 dann Ausgang 1 Exklusiv ODER => eine Leitung eine 1 dann Ausgang 1 sind beide gleich sprich oder 1 dann Ausgang Die ALU kann stets nur mit maximal zwei Operanden verknüpft werden (Akku, Zwischenregister) Das Ergebnis gelangt immer in den Akku Programmsteuerbefehle Nach dem Einschalten des Rechners nimmt dieser seine Arbeit mit dem aussenden der Adresse 16 auf Dann wird das Ablaufsteuersignal MEMR (Speicher lesen) gesendet Im Ergebnis liegt auf dem Datenbus der Inhalt der Speicherzelle 16 Befehlsregister empfängt die Daten und das Datenwort wird dem Befehlsdecoder zum Entschlüsseln zugeleitet Weiterer Ablauf ist nun von den gelesenen Befehl abhängig Das Zustandsregister (Flag-Register) 5 Flags existieren -> Carry Flag: meldet Rechenübertrag -> Parity Flag: Anzahl der 1 Signale im Akku gerade -> Hilfscarry Flag: Übertrag vom Bit3 nach Bit4 fand im Akku statt -> Zero Flag: Es liefert 1-Signal, wenn nach dem Befehl der Akkuinhalt 2 ist -> Vorzeichen Flag: Bit7 ist 1 (Hochwertigstes Bit) Stapelspeicher (Stack) oder Stapelzeiger verwaltet den Speicherbereich im (außerhalb der CPU) -> Anwendung hauptsächlich bei Unterprogrammen Im Stack liegen Stapelweise die Rückkehradressen ins Hauptprogramm -> Reihenfolge last in first out Der Stapelzeiger ist ein 16 Bit Register, das die aktuelle -Adresse des Stapelspeichers enthält

6 Bsp (Taschenrechner): Assembler Programmierung ADDITION einer eingegebenen Zahl mit => B2 16 Entwicklung Programm: Speicheradresse Mnemonik/Operant Maschinencode In/1 ADI/B2 OUT/1 JMP/(Speicheradresse) DB 16 ( ) 1 16 ( 1 2 ) C6 16 ( ) B2 16 ( ) D3 16 ( ) 1 16 ( 1 2 ) C3 16 ( ) 16 ( 2 ) 16 ( 2 ) ersten vier bin Zahlen=erster Maschinencodewert zweiten vier bin Zahlen=zweiter Maschinencodewert Bei einem JumpBefehl JMP wird auf eine Speicheradresse verwiesen besteht aus insgesamt drei Befehlen, da Speicheradresse aus zwei mal besteht benötigt sie 2x 8 Bit da 2 Hexa-Zahlen als Adresse für die Speicheradressierung benötigt werden brauch man 16 Bit in binärer Form Da nur 8 Bit zu Verfügung stehen, wird diese über zwei 8 Bit Befehle adressiert=> 1 Jump-Befehl 2 Adressierung (erster Adressteil der Speicherzelle) 3 Adressierung (zweiter Adressteil der Speicherzelle) Ausbildungsmitschrift bereitgestellt von Michael Bergler:

Ähnliche Dokumente

Von-Neumann-Architektur

Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd..