F Ein einfacher Modellprozessor
|
|
- Julia Dressler
- vor 7 Jahren
- Abrufe
Transkript
1 F ein einfacher Modellprozessor F Ein einfacher Modellprozessor Einordnung in das Schichtenmodell:. Prozessor 2. Aufbau des Modellprozessors 3. Organisation eines SRAM 4. Beschreibung in RTL 5. Adresspfad 6. Datenpfad 7. Kontrollpfad 8. Befehlssatz 9. ein einfaches Steuerwerk F-2 Prozessor Prozessor = CPU ( Central Processing Unit ) Mikroprozessor = CPU auf einem Chip CPU = Steuerwerk + Rechenwerk + E/A-Werk Von Neumann Prinzip: Programme und Daten sind im gleichen Speicher in jedem Befehlszyklus wird ein Befehl geholt, dekodiert und ausgeführt ( Fetch/Decode/Execute ) E/A-Werk hier nicht weiter behandelt Prozessor (2) Wieso zunächst Betrachtung eines Modellprozessors? Modellprozessor: einfacher, übersichtlicher Aufbau aus bereits bekannten Komponenten einheitlicher Speicherzugriff kompakter Befehlssatz (ca. 35 Instruktionen) realer Prozessor: detaillierter Aufbau des Prozessors nicht dokumentiert sehr große Anzahl unterschiedlicher Speicherzugriffsmöglichkeiten sehr großer Befehlssatz (ca. 25 Instruktionen) viele komplexe, hier zunächst nicht betrachtete Architekturkonzepte (z.b. Instruktionspipelining, Parallelität, Out-of-Order Befehlsausführung) F-3 F-4
2 2 Aufbau des Modellprozessors 3 Organisation eines SRAM CPU besteht aus SRAM = Static Random Access Memory Datenpfad: Datenregister, ALU und MBR Adreßpfad: Programmzähler (PC), Inkrementer und Adreßregister (MAR) allgemeiner Aufbau: 2 b n D Flip-Flops 2 b Speicherzeilen Kontrollpfad: Instruktionsregister (IR), Kontrolleinheit und Statusregister (CCR) Speicher nicht Teil der CPU! je Zeile ein n-bit Wort Steuersignale E (Enable) und R/W (Read/Write) F-5 F-6 4 Beschreibung in RTL 4 Beschreibung in RTL (2) Arbeitsweise einer CPU läßt sich einfach durch den Transfer von Registerinhalten beschreiben Verwendung von RTL ( Register Transfer Language ) Notationen: D [D] [M(x)] [Y] [X] Datenregister D Inhalt von Datenregister D Inhalt des Speichers M an Adresse x Transfer des Inhalts von Register X nach Register Y Beispiele: [D] [D] Registerinhalt von D nach D kopieren [D] [M(3)] Speicherinhalt von Adresse 3 nach D kopieren [M(5)] [D] Registerinhalt von D nach Speicheradresse 5 kopieren [D] [D]+ Registerinhalt von D inkrementieren [D] [M([AR])] Speicherinhalt von Adresse aus Register AR nach D kopieren RTL ist eine Notation und keine Programmiersprache! RTL kann eingesetzt werden, um Abläufe im Modellprozessor einfach zu beschreiben Beispiel: durch den Befehl MOVE 4,D soll der Modellprozessor den Inhalt von Speicheradresse 4 lesen und in das Register D schreiben die Ausführung des Befehls kann in RTL beschrieben werden durch: [D] [M(4)] im folgenden werden in RTL die Phasen bei der Abarbeitung eines Befehls im Modellprozessor beschrieben: Befehlsholesequenz: RTL-Sequenz zum Holen des nächsten Befehls aus dem Speicher ( Fetch -Phase) Ausführungssequenz: RTL-Sequenz zur Ausführung des Befehls mit allen beteiligten Registern ( Decode - und Execute -Phase) F-7 F-8
3 5 Adresspfad des Modellprozessors 5 Adresspfad des Modellprozessors (2) PC enthält Adresse der Speicherzeile mit dem nächsten auszuführenden Befehl (Initialisierung mit [PC] ) n-bit Instruktion kann neben dem Opcode-Anteil auch einen b-bit Adress-Anteil a enthalten (im Modellprozessor gilt: n > b) Adresse i ist eine b-bit Zahl, die die i-te Zeile aus 2 b Speicherzeilen auswählt jede n-bit Speicherzeile kann einen Befehl enthalten Befehlsholesequenz in RTL: (nächster Befehl wird ins MBR und von dort in das Register IR geladen; Opcode-Anteil des Befehlswortes wird dem Steuerwerk übergeben) FETCH: [MAR] [PC] [PC] [PC] + [MBR] [M(MAR)] [IR] [MBR] CU [IR(Opcode)] in der Ausführungsphase wird dieser Adressanteil in das Register MAR geladen und dient als Speicheradresse Beispiel: RTL-Ausführungssequenz für Befehl MOVE 7,D : (Ausführungssequenz ist für jeden Befehl unterschiedlich!) MOVE: [MAR] [IR(Addr)] [MBR] [M(MAR)] [D] [MBR] F-9 F- 6 Datenpfad des Modellprozessors 6 Datenpfad des Modellprozessors (2) arithmetisch/logische Einheit: kann einstellige Operation auf Inhalt von D ausführen (Beispiel: NOT D) zwei Operanden aus D und aus Speicheradresse i verknüpfen (Beispiel: ADD 7,D) Ergebnis der arithmetisch/ logischen Operation in D Auswahl der ALU-Funktion durch Opcode und Steuerwerk Beispiel: RTL-Ausführungssequenz für Befehl ADD 7,D : ADD: [MAR] [IR(Addr)] [MBR] [M(MAR)] ALU [D]; ALU [MBR] [D] ALU Aufbau einer einfachen n-bit Arithmetisch/Logischen Einheit zur Addition, Multiplikation und bitweisen logischen Verknüpfung: Auswahl von Addierer, Logikeinheit oder Multiplizierer über zwei Multiplexer-Steuersignale ALU, ALU F- F-2
4 6 Datenpfad des Modellprozessors (3) entweder die n höherwertigen oder die n niedrigwertigen Bits des 2n-Bit breiten Produktes y = a b können ausgegeben werden bei Wahl von NOT =, CIN = und SUB = kann Addierer auch y = a b berechnen Funktionen der Logikeinheit: L 2 L L Bedeutung y i = a i b i (bitweises UND) y i = a i + b i (bitweises ODER) y i = a i b i (bitweises XOR) y i = a i y i = a i (bitweises NOT) y i = a i+ für i < n, y n = c in, c out = a y i = a i+ für i < n, y n = a n, c out = a y i = a i für i >, y = c in, c out = a n 6 Datenpfad des Modellprozessors (4) ALU generiert vier Statussignale: N =, wenn Ergebnis y negativ ist, d.h. wenn y n = Z =, wenn y = ist (Zero), d.h. wenn y n y + y = V =, wenn im Addierer bei c n c n 2 = ein arithmetischer Überlauf (overflow) generiert wird C =, wenn bei Addition zweier n-bit Zahlen das Carry-Bit c n gesetzt ist bzw. wenn bei Subtraktion zweier n-bit Zahlen das Carry-Bit c n nicht gesetzt ist oder : C = bei Linksschieben einer n-bit Zahl a mit Bit a n =, bzw. bei Rechtsschieben von a mit Bit a = F-3 F-4 7 Kontrollpfad des Modellprozessors 8 Befehlssatz des Modellprozessors fast alle Algorithmen haben for- oder while-schleifen und if-verzweigungen datenabhängiger Kontrollfluß Statusregister CCR speichert Statussignale N,Z,V und C der letzten ALU-Operation bedingte Sprungbefehle testen ein Bit ( Flag ) des CCR und verzweigen zur Zieladresse a, wenn das Flag gesetzt ( Set ) oder nicht gesetzt ( Clear ) ist Beispiel: RTL-Sequenz zur Ausführung des Befehls BCC a (BCC = Branch on Carry Clear ) IF [C]= THEN [PC] [IR(ADDR)] Lade- und Speicherbefehle: MOVE a,d MOVE D,a MOVE #x,d Laden von [D] mit Inhalt von Speicheradresse a Speichern von [D] in Speicheradresse a unmittelbares Laden von D mit einer Konstanten x beim Befehl MOVE #x,d befindet sich die Konstante x im Adreßfeld der Instruktion ( Move Immediate ): zur Kodierung von x stehen nur b < n Bits zur Verfügung beim Transfer [D] [IR(Addr)] wird durch Ergänzung führender Bits mit demwert x b ein n-bit Operand generiert Beispiel: MOVE #-, D Seien z.b. b = und n = 6, dann ist im Adressteil des Befehlsworts die Bitsequenz kodiert; in das Register D wird jedoch geladen! F-5 F-6
5 8 Befehlssatz des Modellprozessors (2) arithmetische Befehle: ADD a,d Addition von [M(a)] und [D] ADD #x,d Addition der Konstanten x zu [D] ADDC a,d Addition von [M(a)] und [D] mit Carry SUB a,d Subtraktion der Speicherstelle [M(a)] von [D] SUB #x,d Subtraktion der Konstanten x von [D] CMP a,d wie SUB a,d jedoch ohne Modifikation von D CMP #x,d wie SUB #x,d jedoch ohne Modifikation von D SUBC a,d Subtraktion der Speicherstelle [M(a)] von [D] mit Carry MUL a,d Bits n,..., der Multiplikation von [M(a)] und [D] MULH a,d Bits 2n,...,n der Multiplikation von [M(a)] und [D] 8 Befehlssatz des Modellprozessors (3) logische Befehle: AND a,d OR a,d XOR a,d NOT D LSR D ASR D ROR D LSL D ROL D bitweise UND-Verknüpfung von [M(a)] und [D] bitweise ODER-Verknüpfung von [M(a)] und [D] bitweise XOR-Verknüpfung von [M(a)] und [D] Negation (er-komplement) von [D] Logisches Rechtsschieben von [D]: Null wird eingeschoben, Bit von D nach Flag C Arithmetisches Rechtsschieben von [D]: Vorzeichenbit wird eingeschoben, Bit von D nach Flag C Rechtsrotieren von [D]: Wert von Flag C wird eingeschoben, Bit von D nach Flag C Logisches Linksschieben von [D]: Null wird eingeschoben, Bit n von D nach Flag C Linksrotieren von [D]: Wert von Flag C wird eingeschoben, Bit n von D nach Flag C F-7 F-8 8 Befehlssatz des Modellprozessors (4) Befehle zur Steuerung des Kontrollflusses: BCC a Sprung bei C= ( Branch on Carry Clear ) BCS a Sprung bei C= ( Branch on Carry Set ) BNE a Sprung bei Z= ( Branch on Not Equal ) BEQ a Sprung bei Z= ( Branch on Equal ) BPL a Sprung bei N= ( Branch on Plus ) BMI a Sprung bei N= ( Branch on Minus ) BVC a Sprung bei V= ( Branch on overflow Clear ) BVS a Sprung bei V= ( Branch on overflow Set ) BRA a Unbedingter Sprung ( Branch Always ) STOP Anhalten der CPU 8 Befehlssatz des Modellprozessors (5) weitere Sprungbefehle für den Vergleich zweier Zahlen: BLT a BLE a BGT a BGE a BLS a BHI a Sprung falls arithmetisch kleiner ( Branch on Less Than ), d.h. wenn N V + N V = Sprung falls arithmetisch kleiner oder gleich ( Branch on Less or Equal ), d.h. wenn Z + N V + N V = Sprung falls arithmetisch größer ( Branch on Greater Than ), d.h. wenn Z N V + Z N V = Sprung falls arithmetisch größer oder gleich ( Branch on Greater or Equal ), d.h. wenn N V + N V= Sprung falls logisch kleiner oder gleich ( Branch on Lower or Same ), d.h. wenn C + Z = Sprung falls logisch größer ( Branch on Higher ), d.h. wenn C Z = F-9 F-2
6 8 Befehlssatz des Modellprozessors (6) 8. Beispielprogramme Vergleich zweier Zahlen erfolgt i.a. durch CMP a,d oder CMP #x,d Vergleiche D mit Wert an Speicherstelle a bzw. mit Konstante #x arithmetischer Vergleich (bei Zahlen im Zweierkomplement): BLT: Sprung bei [D] < [M(a)] bzw. [D] < #x BLE: Sprung bei [D] [M(a)] bzw. [D] #x BGT: Sprung bei [D] > [M(a)] bzw. [D] > #x BGE: Sprung bei [D] [M(a)] bzw. [D] #x logischer Vergleich (bei vorzeichenlosen Zahlen): BLS: Sprung bei [D] < [M(a)] bzw. [D] < #x BCS: Sprung bei [D] [M(a)] bzw. [D] #x BHI: Sprung bei [D] > [M(a)] bzw. [D] > #x BCC: Sprung bei [D] [M(a)] bzw. [D] #x Programmfragment in Hochsprache: int a,b,c; c = (a+b) / 2; c = abs(c); if (c > ) c = ; gleiches Programmfragment in Maschinensprache: RUN: MOVE a,d load a ADD b,d add b ASR D divide by 2 BPL POS >? NOT D s compl. ADD #,D 2 s compl. POS: MOVE D,c store c MOVE #,D load SUB c,d BPL END c >? MOVE #,D MOVE D,c store c = END: STOP a:... Wert a b:... Wert b c:... Ergebnis c F-2 F Beispielprogramme (2) 9 ein einfaches Steuerwerk Programmfragment zur Berechnung von n! in Hochsprache: int i,n,f; f=; for (i=;i<=n;i++) f=f*i; gleiches Programmfragment in Maschinensprache: FAK: MOVE #,D load MOVE D,f store f = MOVE D,i store i = LOOP: MOVE n,d load n SUB i,d compute n i BMI END n i <? MOVE f,d load f MUL i,d compute f = f i MOVE D,f store f MOVE i,d load i ADD #,D i = i + MOVE D,i store i BRA LOOP END: STOP i:... Wert i n:... Wert n f:... Ergebnis f benötigte Steuersignale für den Datenfluss im Modellprozessor: Taktsignale Clock R für jedes Register R (aus negativ flankengetriggerten D Flip-Flops) Steuersignale G i zur Kontrolle des Zugriffs auf Busleitungen Steuersignale R/W und E für Speicher Steuersignale für ALU F-23 F-24
7 9. Tristate-Puffer Ausgang eines Tristate-Puffers kann die Zustände, oder x ( floating bzw. unconnected ) annehmen Tristate-Puffer werden eingesetzt, wenn mehrere Komponenten Signale über einen gemeinsam genutzten Bus übertragen sollen 9.2 Entwurf eines einfachen Steuerwerks Schritt : Dekodierung der Instruktion 6 Bit sind ausreichend zur Kodierung aller Befehle für jeden Befehl x existiert eine Steuerleitung I x der Dekoder aktiviert eine Steuerleitung, sobald der zugehörige Opcode ins IR geladen wird F-25 F Entwurf eines einfachen Steuerwerks (2) Schritt 2: Entwurf eines Sequencers jeder Befehl des Modellprozessors kann durch Zusammenfassen von RTL-Schritten in max. 6 Taktzyklen ausgeführt werden bei gleichzeitiger Ausführung mehrerer RTL Schritte werden diese durch Semikolon getrennt in eine Zeile geschrieben Beispiel: ADD a,d Fetch- Phase: [MAR] [PC] [MBR] [M(MAR)] ; [PC] [PC]+ [IR] [MBR]; 9.2 Entwurf eines einfachen Steuerwerks (3) Sequencer generiert in jedem Taktzyklus i =,...,5 ein Signal T i kann als synchrones Schaltwerk aus einem Modulo-6 Zähler mit Reseteingang (zählt von bis ) und einigen UND-Gattern entworfen werden: Decode/ Execute- Phase CU [IR(Opcode)] ; [MAR] [IR(Addr)] [MBR] [M(MAR)] ALU [D] ; ALU [MBR] ; [D] ALU F-27 F-28
8 9.2 Entwurf eines einfachen Steuerwerks (4) Schritt 3: Ermittlung der Steuersignale für Taktzyklen bis 5 Transfers und resultierende Steuersignale für die Fetch-Phase: T : [MAR] [PC] G = ; Clock MAR = T : [MBR] [M(MAR)] R/W = ; G 6 = ; G = ; Clock MBR = [PC] [PC]+ G 2 = ; Clock PC = T 2 : [IR] [MBR]; G 7 = ; Clock IR = Transfers und resultierende Steuersignale für die Execute-Phase sind für jeden Befehl unterschiedlich, z.b. für ADD a,d : T 3 : CU [IR(Opcode)] [MAR] [IR(Addr)] G 3 = ; Clock MAR = T 4 : [MBR] [M(MAR)] R/W = ; G 6 = ; G = ; Clock MBR = T 5 : ALU [D] G = ; L 2 = L = L = ALU [MBR] G 7 = ; NOT = ; CIN = ; SUB = [D] ALU ALU = ALU 2 = ; G 2 = ; Clock D = 9.2 Entwurf eines einfachen Steuerwerks (4) Schritt 4: Kombination der Steuersignale die Signale der Execute-Phase jedes Befehls müssen mit dem zugehörigen Dekoder- Signal konjunktiv verknüpft werden, z.b.: Clock D = T 5 I ADD a,d die resultierenden Signale müssen dann disjunktiv zusammengefasst werden, z.b.: G 7 = T 2 + T 5 I ADD a,d + T 5 I SUB a,d +... F-29 F Nachteile des Modellprozessors Lernziele nur ein einzelnes Datenregister erfordert eine sehr häufige Speicherung von Zwischenergebnissen im RAM kein Aufruf von Unterprogrammen möglich kein indizierter Zugriff auf Komponenten a[i] eines Feldes keine Hardwareunterstützung von Gleitkommazahlen und Division in ALU keine Unterstützung eines größeren Adressraums mit mehr als 2 b Adressen (mit b = Breite des Adressfeldes in Instruktion) keine Unterbrechungen ( Interrupts ) langsam (getrennte Fetch- und Execute-Phasen, sechs Taktzyklen je Befehl) aufwendiges Schaltwerk zur Generierung der Steuersignale Begriffe: CPU, Daten-/ Adress-/ Kontrollpfad, SRAM, Opcode, Statusregister, Programmzähler, Sequencer,... Verständnis der Arbeitsweise eines von-neumann Rechners (Fetch-/Decode-/Execute-Phase) Aufbau und Befehlssatz eines einfachen Prozessors Beschreibung des Ablaufs von Befehlen unter Verwendung von RTL Verständnis einfacher Maschinenprogramme Unterschied von Mikroarchitektur und Instruktionssatz- Architektur Entwurf eines einfachen Prozessors: ALU Steuerwerk in diskreter Logik F-3 F-32
Teil 2: Rechnerorganisation
Teil 2: Rechnerorganisation Inhalt: Zahlendarstellungen Rechnerarithmetik schrittweiser Entwurf eines hypothetischen Prozessors mit Daten-, Adreß- und Kontrollpfad Speicherorganisation Mikroprogrammierung
MehrH Hypothetischer Prozessor
1 Einordnung H Hypothetischer Prozessor Ebene 6 Ebene 5 Ebene 4 Ebene 3 Ebene 2 Ebene 1 Ebene 0 Problemorientierte Sprache Assemblersprache Betriebssystem ISA (Instruction Set Architecture) Mikroarchitektur
MehrTECHNISCHE HOCHSCHULE NÜRNBERG GEORG SIMON OHM Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl
MehrVon-Neumann-Architektur
Von-Neumann-Architektur Bisher wichtig: Konstruktionsprinzip des Rechenwerkes und Leitwerkes. Neu: Größerer Arbeitsspeicher Ein- und Ausgabewerk (Peripherie) Rechenwerk (ALU) Steuerwerk (CU) Speicher...ppppp...dddddd..
MehrSteuerwerk einer CPU. Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck
Steuerwerk einer CPU Einführung in die Technische Informatik Falko Dressler, Stefan Podlipnig Universität Innsbruck Übersicht Implementierung des Datenpfads Direkte Implementierung Mikroprogrammierung
MehrDie Mikroprogrammebene eines Rechners
Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten, z.b. Befehl holen Befehl dekodieren Operanden holen etc.
MehrProzessorarchitektur. Kapitel 1 - Wiederholung. M. Schölzel
Prozessorarchitektur Kapitel - Wiederholung M. Schölzel Wiederholung Kombinatorische Logik: Ausgaben hängen funktional von den Eingaben ab. x x 2 x 3 z z = f (x,,x n ) z 2 z m = f m (x,,x n ) Sequentielle
MehrTutorium Rechnerorganisation
Woche 3 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrKap 4. 4 Die Mikroprogrammebene eines Rechners
4 Die Mikroprogrammebene eines Rechners Das Abarbeiten eines Arbeitszyklus eines einzelnen Befehls besteht selbst wieder aus verschiedenen Schritten (Befehl holen, Befehl dekodieren, Operanden holen etc.).
MehrINFORMATIK Oberstufe. Funktionsweise eines Rechners
INFORMATIK Oberstufe Funktionsweise eines Rechners Lehrplan Inf 12.3 (ca. 17 Std.): Grundlegende Kenntnisse über den Aufbau eines Rechners und seiner prinzipiellen Funktionsweise helfen den Schülern, den
Mehr2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16
2. Computer (Hardware) K. Bothe, Institut für Informatik, HU Berlin, GdP, WS 2015/16 Version: 14. Okt. 2015 Computeraufbau: nur ein Überblick Genauer: Modul Digitale Systeme (2. Semester) Jetzt: Grundverständnis
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Die Branch Instruktion beq Grundlagen der Rechnerarchitektur Prozessor 13 Betrachten nun Branch Instruktion beq Erinnerung, Branch Instruktionen beq ist vom I Typ Format:
MehrDatenpfad einer einfachen MIPS CPU
Datenpfad einer einfachen MIPS CPU Zugriff auf den Datenspeicher Grundlagen der Rechnerarchitektur Prozessor 19 Betrachten nun Load und Store Word Erinnerung, Instruktionen lw und sw sind vom I Typ Format:
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur Prozessor Übersicht Datenpfad Control Pipelining Data Hazards Control Hazards Multiple Issue Grundlagen der Rechnerarchitektur Prozessor 2 Datenpfad einer einfachen MIPS
MehrMikrocomputertechnik. Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 -
Mikrocomputertechnik Thema: Der Aufbau des XC888-Mikrocontrollers -Teil 1 - Mikroprozessor-Achritekturen Folie 2 Mikroprozessor-Achritekturen Klassifizierung anhand Wortbreite CPU-Architektur und Busleitungen
MehrL3. Datenmanipulation
L Datenmanipulation Aufbau eines Computers Prozessor, Arbeitsspeicher und system Maschinensprachen und Maschinenbefehle Beispiel einer vereinfachten Maschinensprache Ausführung des Programms und Befehlszyklus
MehrMikroprozessor als universeller digitaler Baustein
2. Mikroprozessor 2.1 Allgemeines Mikroprozessor als universeller digitaler Baustein Die zunehmende Integrationsdichte von elektronischen Schaltkreisen führt zwangsläufige zur Entwicklung eines universellen
MehrMikrocomputertechnik. Einadressmaschine
technik Einadressmaschine Vorlesung 2. Mikroprozessoren Einführung Entwicklungsgeschichte Mikroprozessor als universeller Baustein Struktur Architektur mit Akku ( Nerdi) FH Augsburg, Fakultät für Elektrotechnik
MehrVorlesung Rechnerarchitektur. Einführung
Vorlesung Rechnerarchitektur Einführung Themen der Vorlesung Die Vorlesung entwickelt an Hand von zwei Beispielen wichtige Prinzipien der Prozessorarchitektur und der Speicherarchitektur: MU0 Arm Speicher
MehrRO-Tutorien 3 / 6 / 12
RO-Tutorien 3 / 6 / 12 Tutorien zur Vorlesung Rechnerorganisation Christian A. Mandery WOCHE 4 AM 21.05.2013 KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrDas Prinzip an einem alltäglichen Beispiel
3.2 Pipelining Ziel: Performanzsteigerung é Prinzip der Fließbandverarbeitung é Probleme bei Fließbandverarbeitung BB TI I 3.2/1 Das Prinzip an einem alltäglichen Beispiel é Sie kommen aus dem Urlaub und
MehrCPU Speicher I/O. Abbildung 11.1: Kommunikation über Busse
Kapitel 11 Rechnerarchitektur 11.1 Der von-neumann-rechner Wir haben uns bisher mehr auf die logischen Bausteine konzentriert. Wir geben jetzt ein Rechnermodell an, das der physikalischen Wirklichkeit
MehrTeil VIII Von Neumann Rechner 1
Teil VIII Von Neumann Rechner 1 Grundlegende Architektur Zentraleinheit: Central Processing Unit (CPU) Ausführen von Befehlen und Ablaufsteuerung Speicher: Memory Ablage von Daten und Programmen Read Only
MehrArithmetische und Logische Einheit (ALU)
Arithmetische und Logische Einheit (ALU) Enthält Blöcke für logische und arithmetische Operationen. n Bit Worte werden mit n hintereinander geschalteten 1 Bit ALUs bearbeitet. Steuerleitungen bestimmen
Mehr1. Übung - Einführung/Rechnerarchitektur
1. Übung - Einführung/Rechnerarchitektur Informatik I für Verkehrsingenieure Aufgaben inkl. Beispiellösungen 1. Aufgabe: Was ist Hard- bzw. Software? a Computermaus b Betriebssystem c Drucker d Internetbrowser
MehrDer Toy Rechner Ein einfacher Mikrorechner
Der Toy Rechner Ein einfacher Mikrorechner Dr. Gerald Heim Haid-und-Neu-Str. 10-14 76131 Karlsruhe 16. Mai 1995 Allgemeine Informationen 2 Quelle: Phil Kopmann, Microcoded versus Hard-Wired Logic, Byte
MehrArbeitsfolien - Teil 4 CISC und RISC
Vorlesung Informationstechnische Systeme zur Signal- und Wissensverarbeitung PD Dr.-Ing. Gerhard Staude Arbeitsfolien - Teil 4 CISC und RISC Institut für Informationstechnik Fakultät für Elektrotechnik
Mehr4 Der Von-Neumann-Rechner als Grundkonzept für Rechnerstrukturen
4 Der Von-Neumann-Rechner als Grundkonzept für Rechnerstrukturen Ein Rechner besteht aus den folgenden Bestandteilen: Rechenwerk Rechenoperationen wie z.b. Addition, Multiplikation logische Verknüpfungen
MehrLösungsvorschlag 9. Übung Technische Grundlagen der Informatik II Sommersemester 2009
Fachgebiet Rechnerarchitektur Fachbereich Informatik Lösungsvorschlag 9. Übung Technische Grundlagen der Informatik II Sommersemester 2009 Aufgabe 9.1: Dinatos-Algorithmus-Analyse Die folgenden Verilog-Zeilen
MehrMikroprozessor bzw. CPU (Central Processing. - Steuerwerk (Control Unit) - Rechenwerk bzw. ALU (Arithmetic Logic Unit)
Der Demo-Computer besitzt einen 4Bit-Mikroprozessor. Er kann entsprechend Wörter mit einer Breite von 4 Bits in einem Schritt verarbeiten. Die einzelnen Schritte der Abarbeitung werden durch Lampen visualisiert.
MehrSysteme 1: Architektur
slide 1 Vorlesung Systeme 1: Architektur Prof. Dr. Ulrich Ultes-Nitsche Forschungsgruppe Departement für Informatik Universität Freiburg slide 2 Prüfung 18. Februar 2004 8h00-11h40 13h00-18h20 20 Minuten
MehrEinführung in die Informatik
Einführung in die Informatik Dipl.-Inf., Dipl.-Ing. (FH) Michael Wilhelm Hochschule Harz FB Automatisierung und Informatik mwilhelm@hs-harz.de http://www.miwilhelm.de Raum 2.202 Tel. 03943 / 659 338 FB
MehrMikroprozessoren. Aufbau und Funktionsweise. Christian Richter. Ausgewählte Themen der Multimediakommunikation SS 2005
Mikroprozessoren Aufbau und Funktionsweise Christian Richter Ausgewählte Themen der Multimediakommunikation SS 2005 Christian Richter (TU-Berlin) Mikroprozessoren AT MMK 2005 1 / 22 Gliederung Was ist
MehrJohann Wolfgang Goethe-Universität
Flynn sche Klassifikation SISD (single instruction, single data stream): IS IS CU PU DS MM Mono (Mikro-)prozessoren CU: Control Unit SM: Shared Memory PU: Processor Unit IS: Instruction Stream MM: Memory
MehrIntegrierte Schaltungen
Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100
MehrComputer-Architektur Ein Überblick
Computer-Architektur Ein Überblick Johann Blieberger Institut für Rechnergestützte Automation Computer-Architektur Ein Überblick p.1/27 Computer-Aufbau: Motherboard Computer-Architektur Ein Überblick p.2/27
MehrTechnische Informatik 1
Technische Informatik 1 2 Instruktionssatz Lothar Thiele Computer Engineering and Networks Laboratory Instruktionsverarbeitung 2 2 Übersetzung Das Kapitel 2 der Vorlesung setzt sich mit der Maschinensprache
Mehr3. Grundlagen der Rechnerarchitektur
3. Grundlagen der Rechnerarchitektur 3.1 Architektur des von-neumann-rechners 3.2 Maschinentypen: Einadressmaschine, Zweiadressmaschine 3.3 Befehlsformate und Adressierungstechniken 3.4 Beispiel: der Prozessor
MehrC. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner
Von-Neumann-Rechner (John von Neumann : 1903-1957) C. BABBAGE (1792 1871): Programmgesteuerter (mechanischer) Rechner Quelle: http://www.cs.uakron.edu/~margush/465/01_intro.html Analytical Engine - Calculate
MehrTechnische Informatik 1
Technische Informatik 1 4 Prozessor Einzeltaktimplementierung Lothar Thiele Computer Engineering and Networks Laboratory Vorgehensweise 4 2 Prinzipieller Aufbau Datenpfad: Verarbeitung und Transport von
MehrDas Rechnermodell von John von Neumann
Das Rechnermodell von John von Neumann Historisches Die ersten mechanischen Rechenmaschinen wurden im 17. Jahhundert entworfen. Zu den Pionieren dieser Entwichlung zählen Wilhelm Schickard, Blaise Pascal
MehrMikrocomputertechnik. Adressierungsarten
Adressierungsarten Ein Mikroprozessor bietet meist eine Reihe von Möglichkeiten, die Operanden für eine Rechenoperation zu bestimmen. Diese Möglichkeiten bezeichnet man als Adressierungsarten. unmittelbare
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
Mehr2.2 Rechnerorganisation: Aufbau und Funktionsweise
2.2 Rechnerorganisation: Aufbau und Funktionsweise é Hardware, Software und Firmware é grober Aufbau eines von-neumann-rechners é Arbeitsspeicher, Speicherzelle, Bit, Byte é Prozessor é grobe Arbeitsweise
MehrMikroprozessortechnik. 03. April 2012
Klausur 03. April 2012 Name:. Vorname Matr.-Nr:. Studiengang Hinweise: Bitte füllen Sie vor dem Bearbeiten der Aufgaben das Deckblatt sorgfältig aus. Die Klausur besteht aus 6 doppelseitig bedruckten Blättern.
Mehr9.0 Komplexe Schaltwerke
9.0 Komplexe Schaltwerke Die Ziele dieses Kapitels sind: Lernen komplexe Schaltwerke mittels kleinerer, kooperierender Schaltwerke zu realisieren Verstehen wie aufgabenspezifische Mikroprozessoren funktionieren
MehrName: Vorname: Matr.-Nr.: 4. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen stets ein mikroprogrammierbares Steuerwerk verwenden.
Name: Vorname: Matr.-Nr.: 4 Aufgabe 1 (8 Punkte) Entscheiden Sie, welche der folgenden Aussagen zum Thema CISC/RISC-Prinzipien korrekt sind. a) RISC-Architekturen müssen zur Decodierung von Maschinenbefehlen
MehrTeil 1: Prozessorstrukturen
Teil 1: Prozessorstrukturen Inhalt: Mikroprogrammierung Assemblerprogrammierung Motorola 6809: ein einfacher 8-Bit Mikroprozessor Mikrocontroller Koprozessoren CISC- und RISC-Prozessoren Intel Pentium
Mehra. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF
ITS Teil 2: Rechnerarchitektur 1. Grundschaltungen der Digitaltechnik a. Flipflop (taktflankengesteuert) Wdh. Signalverläufe beim D-FF b. Zähler (Bsp. 4-Bit Zähler) - Eingang count wird zum Aktivieren
MehrDaniel Betz Wintersemester 2011/12
Daniel Betz Wintersemester 2011/12 Digitally signed by daniel.betz@daniel-betz.com Date: 2011.12.04 17:24:40 +01'00' Insgesamt 16 Register von je 16 Bit (=WORD) Breite Untere 8 Register auch als 2 Register
MehrRechnerarchitektur. M. Jakob. 1. Februar 2015. Gymnasium Pegnitz
Rechnerarchitektur M. Jakob Gymnasium Pegnitz 1. Februar 2015 Inhaltsverzeichnis 1 Aufbau eines Computersystems Praktische Grundlagen Von-Neumann-Rechner 2 Darstellung und Speicherung von Zahlen 3 Registermaschinen
MehrRechnerorganisation 2 TOY. Karl C. Posch. co1.ro_2003. Karl.Posch@iaik.tugraz.at 16.03.2011
Technische Universität Graz Institut tfür Angewandte Informationsverarbeitung und Kommunikationstechnologie Rechnerorganisation 2 TOY Karl C. Posch Karl.Posch@iaik.tugraz.at co1.ro_2003. 1 Ausblick. Erste
MehrALU ALU. ALU-Aufbau. Eine ALU (arithmetisch-logische Einheit) besteht in der Regel aus. Addierer. Logischer Einheit. Shifter
ALU ALU-Aufbau Eine ALU (arithmetisch-logische Einheit) besteht in der Regel aus Addierer Logischer Einheit Shifter Eingänge in eine ALU: zwei Operanden, Instruktionscode OP1 OP0 Ausgänge einer ALU: Ergebnis,
Mehr1. Rechnersysteme (Einführung) VL1 2. Komponenten. 3. Daten und Informationen VL2 4. Von Neumann Maschine. 5. Computer und Software VL3
Vorlesungsinhalte WI-109 Teil 3: Rechnersysteme VL2 1. Rechnersysteme (Einführung) VL1 2. Komponenten 3. Daten und Informationen VL2 4. Von Neumann Maschine 5. Computer und Software VL3 6. Einführung in
MehrEinführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München
Einführung (0) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (1) Was ist ein Rechner? Maschine, die Probleme für
MehrTechnische Informatik. Der VON NEUMANN Computer
Technische Informatik Der VON NEUMANN Computer Inhalt! Prinzipieller Aufbau! Schaltkreise! Schaltnetze und Schaltwerke! Rechenwerk! Arbeitsspeicher! Steuerwerk - Programmausführung! Periphere Geräte! Abstraktionsstufen
MehrEinführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München
Einführung (1) Erster funktionsfähiger programmgesteuerter Rechenautomat Z3, fertiggestellt 1941 Bild: Nachbau im Deutschen Museum München Einführung (2) Architektur des Haswell- Prozessors (aus c t) Einführung
MehrProzessorentwurf (2) Einführung: im weiteren wird der Entwurf des Datenpfades Steuerwerkes eingeführt.
Prozessorentwurf Einführung: Leistungsverhalten eines Prozessors wird bestimmt durch: Befehlszahl Taktzykluszeit Taktzyklen/Befehl Compiler und die Befehlssatzarchitektur verantwortlich für die Befehlszahl,
MehrRechnerstrukturen Winter 2015 4. WICHTIGE SCHALTNETZE. (c) Peter Sturm, University of Trier 1
4. WICHTIGE SCHALTNETZE (c) Peter Sturm, University of Trier 1 Wichtige Schaltnetze Häufig verwendete Grundfunktionen Umwandeln (Decoder) Verteilen (Multiplexer) und Zusammenfassen (Demultiplexer) Arithmetisch-
MehrMikrocomputertechnik 2.Mikroprozessor
2.2 Die Elemente eines Mikroprozessors 2.2.1 Struktur eines 16/32 Bit µp Um den Datenfluß bei der Befehlsbearbeitung innerhalb eines µp zu betrachten, gehen wir von einem Modell eines 16/32 Bit µ aus.
MehrMikrocomputertechnik 2.Mikroprozessor
2.3 Programmiermodell des 68000 Aus Sicht des Programmierers besteht der Prozessor aus Registersatz Befehlssatz Adressierungsarten Registersatz des 68000 8 universelle Datenregister (32 Bit) D0 D7 8 Adress-Register
MehrComputer-Systeme. Teil 5: Central Processing Unit (CPU)
Computer-Systeme Teil 5: Central Processing Unit (CPU) Computer-Systeme WS 12/13- Teil 5/CPU 05.11.2012 1 Literatur [5-1] [5-2] [5-3] Bauer, F.L.: Wer erfand den von Neumann-Rechner? Informatik Spektrum,
Mehr3 Rechnen und Schaltnetze
3 Rechnen und Schaltnetze Arithmetik, Logik, Register Taschenrechner rste Prozessoren (z.b. Intel 4004) waren für reine Rechenaufgaben ausgelegt 4 4-Bit Register 4-Bit Datenbus 4 Kbyte Speicher 60000 Befehle/s
MehrDie Arithmetisch-Logische Einheit ALU 74181
Die Arithmetisch-Logische Einheit ALU 74181 Blockschaltbild: IC 74181 Pin-Ansicht S0 S1 S2 S3 M C n P G C n + 4 A=B B0 A0 S3 S2 1 2 3 4 24 23 22 21 +5V A1 B1 A2 A0 B0 A1 B1 A2 B2 A3 B3 F0 F1 F2 F3 S1 S0
MehrProzessor HC680 fiktiv
Prozessor HC680 fiktiv Dokumentation der Simulation Die Simulation umfasst die Struktur und Funktionalität des Prozessors und wichtiger Baugruppen des Systems. Dabei werden in einem Simulationsfenster
MehrMicrocomputertechnik
Microcomputertechnik mit Mikrocontrollern der Familie 8051 Bearbeitet von Bernd-Dieter Schaaf 2. Auflage 2002. Buch. 230 S. Hardcover ISBN 978 3 446 22089 8 Format (B x L): 16 x 22,7 cm Gewicht: 407 g
Mehr3AA. Prof. Dr. Wolfgang P. Kowalk. Universität Oldenburg WS 2005/2006
3AA Prof. Dr. Wolfgang P. Kowalk Universität Oldenburg WS 2005/2006 Version vom 24.10.2005 Übersicht Einführung in maschinennahe Programmierung Verständnis für grundlegende Vorgänge im Computer Jedes Programm
MehrRechner Architektur. Martin Gülck
Rechner Architektur Martin Gülck Grundlage Jeder Rechner wird aus einzelnen Komponenten zusammengesetzt Sie werden auf dem Mainboard zusammengefügt (dt.: Hauptplatine) Mainboard wird auch als Motherboard
MehrTechnische Informatik 2 Adressierungsarten
Technische Informatik 2 Adressierungsarten Prof. Dr. Miroslaw Malek Sommersemester 2009 www.informatik.hu-berlin.de/rok/ca Thema heute X-Adressmaschine 0-Adressmaschine 1-Adressmaschine 2-Adressmaschine
Mehr05. Assembler-Programmierung. Datenstrukturen des ATMega32. Literatur
0. Assembler-Programmierung Datenstrukturen des ATMega32 Literatur mikrocontroller.net avr-asm-tutorial.net asm Alles über AVR AVR-Assembler-Einführung Assembler AVR-Aufbau, Register, Befehle 2008: ouravr.com/attachment/microschematic/index.swf
MehrOrganisatorisches. PDV und Robotik Fakultät 4 TUB 1 INFO4 Übung Assembler 1
Organisatorisches Die Großübung findet zweimal mit gleichen Inhalt statt: Montag 16-18 und Mittwoch 14-16 jeweils im MA001. Betreute Rechnerzeit: Donnerstag 10-18 und Freitag 10-16 jeweils FR2516 Code:
MehrTechnischen Informatik I, WS 2004/05
PHILIPPS-UNIVERSITÄT MARBURG Fachbereich Mathematik und Informatik Prof Dr R Loogen, Dipl-Inform J Beringer D-3532 Marburg Hans-Meerwein-Straße Lahnberge Klausur zur Technischen Informatik I, WS 24/5 3
Mehr7 Ein einfacher CISC-Prozessor
7 Ein einfacher CISC-Prozessor In diesem Kapitel wird ein einfacher Prozessor vorgestellt. Die Architektur, die wir implementieren, wurde von R. Bryant und D. O Hallaron entworfen und verwendet eine Untermenge
MehrProgrammieren. Kapitel 3: Wie funktioniert ein moderner Computer? Wintersemester 2008/2009. Prof. Dr. Christian Werner
Institut für Telematik Universität zu Lübeck Programmieren Kapitel 3: Wie funktioniert ein moderner Computer? Wintersemester 8/9 Prof. Dr. Christian Werner 3- Überblick Typische Merkmale moderner Computer
MehrWas ist die Performance Ratio?
Was ist die Performance Ratio? Wie eben gezeigt wäre für k Pipeline Stufen und eine große Zahl an ausgeführten Instruktionen die Performance Ratio gleich k, wenn jede Pipeline Stufe dieselbe Zeit beanspruchen
MehrZENTRALEINHEITEN GRUPPE
31. Oktober 2002 ZENTRALEINHEITEN GRUPPE 2 Rita Schleimer IT für Führungskräfte WS 2002/03 1 Rita Schleimer TEIL 1 - Inhalt Zentraleinheit - Überblick Architekturprinzipien Zentralspeicher IT für Führungskräfte
MehrInhaltsverzeichnis. Inhaltsverzeichnis 3
Inhaltsverzeichnis Inhaltsverzeichnis 3 1 Einführung 9 1.1 Die Ursprünge der Computertechnik... 10 1.2 Der erste Mikroprozessor... 15 1.3 Schaltungstechniken... 15 1.3.1 Transistor-to-Transistor-Logik...
MehrAssembler-Programmierung
Assembler-Programmierung Dr.-Ing. Volkmar Sieh Institut für Informatik 3: Rechnerarchitektur Friedrich-Alexander-Universität Erlangen-Nürnberg SS 2011 Assembler-Programmierung 1/48 2012-02-29 Assembler-Programmierung
MehrAllgemeine Struktur eines Digitalrechners
2. Allgemeine Struktur eines Digitalrechner In diesem Skript soll im wesentlichen die maschinennahe Programmierung von Digitalrechnern behandelt werden. Deshalb wird auf die hardwaremäßige Realisierung
MehrMOP: Befehlsliste für den Mikrocontroller 8051
Beuth Hochschule Berlin FB VI, Labor für Digitaltechnik MOP: Befehlsliste für den Mikrocontroller 8051 Erläuterung der Operanden Operand A addr11 addr16 bit /bit C #data #data16 direct DPTR PC Ri Rn rel
MehrAufbau und Funktionsweise eines Computers
Aufbau und Funktionsweise eines Computers Ein Überblick Vorlesung am 25.10.05 Folien von A.Weber und W. Küchlin, überarbeitet von D. Huson Zweierkomplement 2-Komplement-Darstellung für n Bit: positive
Mehr9.1. Aufbau einer Befehlspipeline
Kapitel 9 - Befehlspipelining Seite 191 Kapitel 9 Befehlspipelining 9.1. Aufbau einer Befehlspipeline Ein typischer Befehl in einer Maschine mit einem RISC-artigen Befehlssatz besteht aus den Operationen:
MehrBrückenkurs / Computer
Brückenkurs / Computer Sebastian Stabinger IIS 23 September 2013 Sebastian Stabinger (IIS) Brückenkurs / Computer 23 September 2013 1 / 20 Content 1 Allgemeines zum Studium 2 Was ist ein Computer? 3 Geschichte
MehrInstitut für Informatik Prof. Dr. D. Hogrefe Dipl.-Inf. R. Soltwisch, Dipl.-Inform. M. Ebner, Prof. Dr. D. Hogrefe Informatik II - SS 04.
Kontrollstrukturen Informatik II SS 2004 Teil 4: Assembler Programmierung Sprünge (bedingte und unbedingte) If-then-else, Case Loop (n Durchläufe) While (Abbruchbedingung) Institut für Informatik Prof.
MehrNeues vom STRIP Forth-Prozessor
Neues vom STRIP Forth-Prozessor Tagung der Forth-Gesellschaft April 2013 in Garmisch-Partenkirchen Willi Stricker 1 STRIP Forth-Prozessor STRIP32 32 Bit-Version Eigenschaften: Die 32-Bit-Version ist nahezu
MehrBetriebssysteme Vorstellung
Am Anfang war die Betriebssysteme Vorstellung CPU Ringvorlesung SE/W WS 08/09 1 2 Monitor CPU Komponenten eines einfachen PCs Bus Holt Instruktion aus Speicher und führt ihn aus Befehlssatz Einfache Operationen
MehrZuse-Computer: Z1. erster Rechner mit binären Zahlen. Entwicklung der computergerechten. (Grundlage für IEEE-754) funktionierte leider nie zuverlässig
Überblick Grundlagen: Spannung, Strom, Widerstand, IV-Kennlinien Elektronische Messgeräte im Elektronikpraktikum Passive Filter Signaltransport im Kabel Transistor Operationsverstärker PID-Regler Sensorik
Mehr68000 Assembler. WAS ist ein Assembler? Ein System, das den Programmierer hilft, eine maschinennahe Programmierung zu realisieren.
WAS ist ein Assembler? Ein System, das den Programmierer hilft, eine maschinennahe Programmierung zu realisieren. Ein Programm liegt der CPU in binärer Form vor und wird durch den Assembler in einer primitiven
MehrTutorium Rechnerorganisation
Woche 7 Tutorien 3 und 4 zur Vorlesung Rechnerorganisation 1 Christian A. Mandery: KIT Universität des Landes Baden-Württemberg und nationales Grossforschungszentrum in der Helmholtz-Gemeinschaft www.kit.edu
MehrFachbereich Medienproduktion
Fachbereich Medienproduktion Herzlich willkommen zur Vorlesung im Studienfach: Grundlagen der Informatik Themenübersicht Rechnertechnik und IT Sicherheit Grundlagen der Rechnertechnik Prozessorarchitekturen
MehrBinärcodierung elementarer Datentypen: Darstellung negativer Zahlen
Binärcodierung elementarer Datentypen: Darstellung negativer Zahlen Statt positive Zahlen von 0 bis 2 n -1mit einem Bitmuster der Länge n darzustellen und arithmetische Operationen darauf auszuführen,
Mehrbereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke
Rechnerarithmetik Rechnerarithmetik 22 Prof. Dr. Rainer Manthey Informatik II Übersicht bereits in A,3 und A.4: Betrachtung von Addierschaltungen als Beispiele für Schaltnetze und Schaltwerke in diesem
MehrKlausur Technische Informatik 1 + E-Technik SS 2013 Prüfer: Sutter Hilfsmittel: keine
Name:. Matrikel-Nr. Anzahl der Aufgaben: 18 Maximal erreichbare Punktezahl: 60 Ergebnis: 1. Gegeben ist der Motorola 1-of-8 Decoder/Demultiplexer MC74F138 mit folgendem Datenblattausschnitt: Datenblattausschnitt
MehrFehlerkorrektur Bild 3.190 Demoprozessor
7 Prozessor 3 0 Flags C V N Z A IP 0 SP AB 8 MS W/R DB 4 00h..6Fh Daten Speicher 70h..70h PA 71h..71h PB 72h..73h PC 74h..76h PD 80h..FFh Programm Speicher Fehlerkorrektur Bild 3.190 Demoprozessor Die
MehrIm Original veränderbare Word-Dateien
Das Von-Neumann-Prinzip Prinzipien der Datenverarbeitung Fast alle modernen Computer funktionieren nach dem Von- Neumann-Prinzip. Der Erfinder dieses Konzeptes John von Neumann (1903-1957) war ein in den
MehrName: ES2 Klausur Thema: ARM 25.6.07. Name: Punkte: Note:
Name: Punkte: Note: Hinweise für das Lösen der Aufgaben: Zeit: 95 min. Name nicht vergessen! Geben Sie alle Blätter ab. Die Reihenfolge der Aufgaben ist unabhängig vom Schwierigkeitsgrad. Erlaubte Hilfsmittel
MehrInhalt. Prozessoren. Curriculum Manfred Wilfling. 28. November HTBLA Kaindorf. M. Wilfling (HTBLA Kaindorf) CPUs 28. November / 9
Inhalt Curriculum 1.4.2 Manfred Wilfling HTBLA Kaindorf 28. November 2011 M. Wilfling (HTBLA Kaindorf) CPUs 28. November 2011 1 / 9 Begriffe CPU Zentraleinheit (Central Processing Unit) bestehend aus Rechenwerk,
MehrEin- Ausgabeeinheiten
Kapitel 5 - Ein- Ausgabeeinheiten Seite 121 Kapitel 5 Ein- Ausgabeeinheiten Am gemeinsamen Bus einer CPU hängt neben dem Hauptspeicher die Peripherie des Rechners: d. h. sein Massenspeicher und die Ein-
MehrTechnische Informatik I, SS 2001
Technische Informatik I SS 2001 PD Dr. A. Strey Abteilung Neuroinformatik Universität Ulm Inhalt Einführung: Überblick über die historische Entwicklung der Rechnerhardware Teil 1: Digitale Logik kurzer
MehrRechnergrundlagen SS 2007. 11. Vorlesung
Rechnergrundlagen SS 2007 11. Vorlesung Inhalt Evaluation der Lehre (Auswertung) Synchroner/asynchroner Systembus Kontrollfluss/Datenfluss RISC vs. CISC Speicherhierarchie Cache Lesen Schreiben Überschreiben
Mehr