GTI ÜBUNG 12. Komparator und Addierer FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 1
|
|
- Katrin Friedrich
- vor 5 Jahren
- Abrufe
Transkript
1 GTI ÜBUNG 12 Komparator und Addierer FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 1
2 AUFGABE 1 KOMPARATOR Beschreibung Entwickeln Sie eine digitale Schaltung, die zwei Bits a und b miteinander vergleicht. Die Schaltung besitzt drei Ausgänge: < ist logisch 1, genau dann, wenn a<b. Entsprechend ist > genau dann 1, wenn a > b. Der Ausgang = soll genau dann eine 1 anzeigen, wenn a und b gleich sind. Hinweis: Beginnen Sie mit einer Funktionstabelle. FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 2
3 AUFGABE 1 KOMPARATOR Funktionstabelle Verlässliche Grundlage der digitalen Schaltungsbildung ist das Aufstellen einer Funktionstabelle, welche die abstrakte Beschreibung in funktional, logischer Form vereinfacht. a b a < b a = b a > b FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 3
4 AUFGABE 1 KOMPARATOR Schaltfunktionen a b a < b a = b a > b f < = ab f = = a b + ab = a b = a xnor b f > = a b FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 4
5 AUFGABE 1 KOMPARATOR Gatterumsetzung f < = ab f = = a b + ab = a b = a xnor b f > = a b a b & a > b & a < b 1 a = b FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 5
6 AUFGABE 1 KOMPARATOR Beschreibung Die Schaltung aus a) wird nun als Black-Box mit den Eingängen a und b und den Ausgängen <, > und = betrachtet. Bestimmen Sie ein Komparator- Schaltnetz für vorzeichenlose zweistellige Binärzahlen unter Verwendung von 1-Bit-Komparatoren aus Teilaufgabe a). Darauf aufbauend soll nun ein Komparator für zwei 4-Bit Binärzahlen A = a 3... a 0 und B = b 3... b 0 aufgebaut werden Hinweis: wie würde man das schriftlich rechnen? FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 6
7 AUFGABE 1 KOMPARATOR Blackbox: Um wiederkehrende Bauelement nicht jedes Mal auf Grund auf neu implementieren zu müssen, fügt man eine abstrahierte Blackbox des Bauelementes in die Schaltung ein Diese definiert sich nur noch über ihre Ein- und Ausgänge. Das Verhalten ist aus der Schaltung nicht mehr direkt ersichtlich. Beispiele dieser Abstrahierung: Flipflops (De-) Multiplexer Komparator Schieberegister FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 7
8 AUFGABE 1 KOMPARATOR Blackbox des Komparators: a b a > < b = a > b a < b a = b Verhalten bei einer Zweibitzahl: A = a 1 a 0 und B = b 1 b 0 Der Wert der einzelnen Bits sinkt von links nach rechts, wobei jedes Bit vom Betrag her größer ist als alle seine rechten Nachbarn zusammen. Ist ein Bit von A kleiner als von B, so ist A auch insgesamt kleiner als B, wenn die Bits links von diesen identisch bzw. auch kleiner sind. FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 8
9 AUFGABE 1 KOMPARATOR Verhalten bei einer Zweibitzahl: A = a 1 a 0 und B = b1b0 a > b: (a 1 > b 1 ) oder (a 1 = b 1 ) (a 0 > b 0 ) a a > a > b a = b: (a 1 = b 1 ) und (a 0 = b 0 ) a < b: (a 1 < b 1 ) oder (a 1 = b 1 ) (a 0 < b 0 ) b b < = a < b a = b a 0 a > < & 1 A > B b 0 b = & 1 A < B a 1 a > b 1 b < = & A = B FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 9
10 AUFGABE 1 KOMPARATOR Blackbox des 2-Bit-Komparators: Verhalten bei einer Vierbitzahl: A = a 3... a 0 und B = b 3... b 0 > < = > < = > < = a > b a < b a = b Wir benutzen zwei 2-Bit-Komparatoren (a 32, b 32 ) und (a 10, b 10 ), da auch hier von links nach rechts verglichen werden muss. Somit gleicht die Auswertung der des 1-Bit-Komparators. FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 10
11 AUFGABE 1 KOMPARATOR Verhalten bei einer Vierbitzahl: A = a 3... a 0 und B = b 3... b 0 a > b: (a 32 > b 32 ) oder (a 32 = b 32 ) (a 10 > b 10 ) a = b: (a 32 = b 32 ) und (a 10 = b 10 ) a < b: (a 32 < b 32 ) oder (a 32 = b 32 ) (a 10 < b 10 ) a 0 b 0 a 1 b 1 a 2 b 2 a 3 b 3 a > < b = a > < b = a > < b = a > < b = > < = > < = > < = > < = > < = > < = > < = > < = > < = A > B A < B A = B FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG 11 JAN SPIECK
12 Beschreibung Realisieren Sie einen Halbaddierer mit Hilfe von NAND-Gattern. Realisieren Sie einen Volladdierer ebenfalls mit Hilfe von NAND-Gattern. Bestimmen Sie jeweils die Anzahl der verwendeten Gatter und die Anzahl der Gatter des kritischen Pfades. FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 12
13 Realisieren Sie einen Halbaddierer mit Hilfe von NAND-Gattern. Halbaddierer: a + b = s mit c o S: Summe der beiden Operanden o C: Carry, d.h. der Übertrag a b S c = = = = 0 1 s = a b c = ab FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 13
14 Nandisierung der Funktionen s = a b = a b + ab Doppelnegation = ab1 + a1b De Morgan = ab1 a1b c = ab = ab1 FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 14
15 Gatterumsetzung s = ab1 a1b c = ab1 a s b c FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 15
16 Gatteranzahl, Kritischer Pfad Momentan: 7 Gatter Kritischer Pfad: 3 (Summe), 2 (Carry) a s Kritischer Pfad: Größtmöglicher Anzahl Gatter auf einem Pfad bis zu dem bestimmten Ausgang. b 1 2 So beträgt der kritischer Pfad der Summe 3, da genau drei Gatter durchlaufen werden müssen, bis man zum Ausgang gelangt. 1 2 c Der kritische Pfad ist ein Maß der Zeit, welche die Schaltung zur Auswertung der Funktion benötigt. FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 16
17 a Minimierung Wir haben Summe und Carry getrennt verschaltet. Wenn wir die beiden Schaltungen verschmelzen, können wir uns zwei Gatter sparen. a s s b b c c FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 17
18 Realisieren Sie einen Volladdierer ebenfalls mit Hilfe von NAND-Gattern. Wir nutzen dazu die Implementierung des Halbaddierers. Dessen Blackbox, die wir hier leider nicht benutzen dürfen, sieht folgendermaßen aus: a b HA s c Ein Volladdierer berücksichtigt im Gegensatz dazu ein Carrybit in der Eingabe. Dessen Schaltbild sieht dann folgendermaßen aus: a b VA s c in c out FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 18
19 Realisieren Sie einen Volladdierer ebenfalls mit Hilfe von NAND-Gattern. Überlegen wir uns das gewünschte Verhalten (ohne NANDs): a b c in S c out = = = = = = = = 1 1 FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 19
20 Realisieren Sie einen Volladdierer ebenfalls mit Hilfe von NAND-Gattern. Wir bilden das Problem des Volladdierers auf zwei Halbaddierer ab. Nun müssen wir uns überlegen, wie wir die Halbaddierer verkabeln müssen. a b c HA s 1 s 2 c HA 1 c 2 c out FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 20
21 Realisieren Sie einen Volladdierer ebenfalls mit Hilfe von NAND-Gattern. Summenbildung: ((a+b) + c in ) = Summe, d.h. s 1 + c in = s 2 (mit c 2 ) S 1 c 1 c in S 2 c 2 c out = = = = = Das Carry-Bit ist 1, wenn: a, im ersten Halbaddierer 1 ist oder b, im zweiten Halbaddierer 1 ist = = = H1 H2 FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 21
22 Realisieren Sie einen Volladdierer ebenfalls mit Hilfe von NAND-Gattern. ((a+b) + c in ) = Summe c 1 + c 2 = c out a b HA s 1 s 2 c HA c 2 1 c c out FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 22
23 NAND-Realisierung a s 1 b c 1 s 2 c 1 Umformung: c out = c 1 + c 2 = c 1 c 2 c in c 2 c 2 FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 23
24 NAND-Realisierung a s 1 5 b 9 Gatter KP: 6 (Summe) 5 (Carry) c c 1 c in 4 c c 2 s 2 FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 24
25 Beschreibung Erstellen Sie aus den Volladdiererzellen aus a) einen Carry-Ripple-Addierer für 4-Bit breite Operanden (a 3... a 0 + b 3... b 0 + c in = c out s 3...s 0 ). Wie viele Gatter enthält nun der kritische Pfad des gesamten Schaltnetzes? FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 25
26 Carry-Ripple-Addierer Carry: Übertrag, Ripple: Rieseln Mehrere kaskadierte Volladdierer, bei denen der Übertrag von einem Volladdierer zum nächsten weitergereicht wird Umsetzen des Schulprinzips zum Addieren zweier Zahlen A und B: a 3 a 2 a 1 a 0 b 3 b 2 b 1 b 0 + c3 c2 c1 s 4 s 3 s 2 s 1 s 0 S 4 wird hierbei im Allgemeinen aber vernachlässigt Gerechnet wird also von rechts nach links FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 26
27 Erstellen Sie aus den Volladdiererzellen aus a) einen Carry-Ripple-Addierer für 4-Bit breite Operanden (a 3... a 0 + b 3... b 0 + c in = c out s 3...s 0 ). a 0 s 0 b 0 VA a 1 a 2 s 1 s 2 b 1 VA b 2 VA VA a 3 b 3 s 3 c out c in c 1 c 2 c 3 FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 27
28 Wie viele Gatter enthält nun der kritische Pfad des gesamten Schaltnetzes? a 0 6 s 0 b 0 VA 5 c in c 1 a 1 a 2 s 1 s 2 b 1 VA b 2 VA VA c 2 c 3 a 3 b 3 s 3 c out Zur Erinnerung der kritische Pfad eines VA: 6 (Summe) 5 (Carry) 1: s 0 ist nach 6 Schritten ausgerechnet, c 1 somit nach 5 FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 28
29 Übersicht über den Volladdierer: a s 1 5 b Der rote Bereich benötigt das Ergebnis des vorherigen c 2 1 Volladdierers. c in Der anfängliche Bereich kann parallel ausgewertet werden. Neue Gatter des KP: 3 Gatter für s 2 und 2 für c 2 c c c 2 s 2 FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 29
30 Wie viele Gatter enthält nun der kritische Pfad des gesamten Schaltnetzes? a 0 6 s 0 b 0 VA 5 c in c 1 a 1 8 a 2 s 1 s 2 b 1 VA b 2 VA VA c 2 c 3 a 3 b 3 12 s 3 11 c out Zur Erinnerung der kritische Pfad eines VA: 6 (Summe) 5 (Carry) 1: s 0 ist nach 6 Schritten ausgerechnet, c 1 somit nach 5 2: = 8 für s = 7 für c 2 3: = 10 für s = 9 für c 3 4: = 12 für s = 11 für c 4 FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 30
31 Beschreibung Der Addierer aus b) soll nun als Block betrachtet werden und so erweitert werden, dass er durch ein zusätzliches Steuerbit Add/Sub auch subtrahieren kann (durch Umwandlung von B in das 1er-Komplement). Dazu stehen Ihnen beliebige Gatter zur Verfügung. Beachten Sie: Erzeugung negativer Zahlen (Komplementierer) Behandlung des Übertrags Erkennung eines Überlaufs (Overflow) FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 31
32 Aufgaben: zusätzliches Steuerbit Add/Sub Subtraktion durch Umwandlung von B in das 1er-Komplement Blockschaltbild: A B 4 Carry Ripple c c S FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 32
33 Wandeln in das Einerkomplement: Unser Steuerbit (AS = Add/Sub) entscheidet, ob B in das Einerkomplement gewandelt wird. Erinnerung: A B = A + (-B) Wir legen fest: AS-Bit 1: Subtraktion AS-Bit 0: Addition AS B B neu A Carry Ripple B AS Diese Schalttabelle entspricht einem XOR! c S FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 33
34 Behandlung des Übertrags: Einerkomplement: Null wird sowohl durch 0000, als auch 1111 dargestellt. Beispiel der Subtraktion: 4 (0100) 3 (0011) Einerkomplement (3): > 1100 Addition: = 0000 C1 Damit das Ergebnis stimmt muss das Carry wieder addiert werden = Dies geschieht einen Takt später, indem es in den CRA zurückgeleitet wird Name: End-Around Carry, EAC 4 Carry Ripple Weiteres Beispiel: 3 (0011) 1 (0001) = = 0001 C = 0010 FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 34 A c S B AS
35 Behandlung des Überlaufs: Wie erkennt man einen Überlauf (Overflow) bzw. Unterlauf: 1. Das Vorzeichen von A und B muss identisch sein. 2. Zusätzlich muss das Vorzeichenbit invers dazu sein Beispiel: = (Überlauf) OF A B 4 Carry Ripple AS Wie benötigen also das MSB von A und B, sowie das MSB vom Ergebnis S. c S FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 35
36 Behandlung des Überlaufs: Overflow: Vorzeichenbit identisch; MSB von S dazu invers Bedingungen: a 3 b 3 s 3 + a 3 b 3 s 3 A a 3 b 3 s 3 B AS OF 4 Carry Ripple c S FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 36
37 Beschreibung Führen Sie den Schritt c) für eine Recheneinheit durch, die B in Abhängigkeit von Add/Sub in das Zweierkomplement umwandelt. Hinweis: Nur eine kleine Änderung! FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 37
38 Unterschied des Zweierkomplements 1. Zweierkomplement = Einerkomplement + 1, dazu nutzen wir den Carry Eingang. Das AS-Bit ist sowieso 1, wenn subtrahiert wird, was wir ausnutzen B 2. Nur eine 0, damit entfällt das End-Around Carry A AS a 3 b 3 s 3 OF 4 Carry Ripple c S FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 38
39 AUFGABE 3 MO - ADDIERER Beschreibung In dieser Aufgabe soll ein Schaltnetz für die Addition von vier Summanden (u, v, w, x) erstellt werden, das beispielsweise für die Addition von Teilprodukten eines Multiplizierers benutzt werden könnte. FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 39
40 AUFGABE 3 MO - ADDIERER Beschreibung Eine mögliche Lösung besteht darin, zuerst u + v und w + x mit Hilfe je eines Carry-Ripple Addierers zu berechnen. Die Teilsummen werden dann baumartig zu dem Endergebnis zusammenaddiert. Wie viele NAND-Gatterverzögerungszeiten umfasst dann der kritische Pfad minimal, wenn nur die in Aufgabe 2a) entworfenen Volladdierer verwendet werden dürfen? FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 40
41 AUFGABE 3 MO - ADDIERER U + v = a x + w = b a + b = s Diesmal achten wir auf den entstehende weitere Ergebnis- Bits, indem wir die Carrys auch addieren x 3 w 3 x 2 w 2 x 1 w 1 x 0 w 0 u 3 v 3 u 2 v 2 u 1 v 1 u 0 v 0 4 Carry Ripple 4 Carry Ripple c 1 b 3 b 2 b 1 b 0 c 2 a 3 a 2 a 1 a 0 VA c 3 4 Carry Ripple s 5 s 4 s 3 s 2 s 1 s0 FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 41
42 AUFGABE 3 MO - ADDIERER Kritischer Pfad Durch Einleiten einer Null in den ersten Volladdierer (da noch kein Carry) verkürzt sich der kritische Pfad im ersten Schritt auf 5 bzw. 2. Danach entsteht - wie in der vorherigen Aufgabe gezeigt eine Verzögerung von 3 (Summe) und 2 (Carry). Die gesamte Laufzeit anhand folgenden Schaubilds. FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 42
43 AUFGABE 3 MO - ADDIERER U + v = a x + w = b a + b = s FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 43
44 VIELEN DANK FÜR DIE SCHMEICHELNDE AUFMERKSAMKEIT Без труда ничего не даётся. oder auch Любишь кататься, люби и саночки возить FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 44
GTI ÜBUNG 12 KOMPARATOR UND ADDIERER
1 GTI ÜBUNG 12 KOMPARATOR UND ADDIERER Aufgabe 1 Komparator 2 Beschreibung Entwickeln Sie eine digitale Schaltung, die zwei Bits a und b miteinander vergleicht. Die Schaltung besitzt drei Ausgänge: ist
MehrInhalt. Zahlendarstellungen
Inhalt 1 Motivation 2 Integer- und Festkomma-Arithmetik Zahlendarstellungen Algorithmen für Integer-Operationen Integer-Rechenwerke Rechnen bei eingeschränkter Präzision 3 Gleitkomma-Arithmetik Zahlendarstellungen
Mehr3.1 Schaltungselemente 129. b) Tragen Sie in nachfolgende Abbildung die Realisierung eines 1 Bit 4-auf-1 Multiplexers aus Logikgattern ein.
3.1 Schaltungselemente 129 b) Tragen Sie in nachfolgende Abbildung die Realisierung eines 1 Bit 4-auf-1 Multiplexers aus Logikgattern ein. 2 1 0 1 1 130 3 Arithmetische Schaltungen emultiplexer emultiplexer
MehrDigitale Systeme und Schaltungen
Zusammenfassung meines Vortrages vom 26. Jänner 2017 Digitale Systeme und Schaltungen Andreas Grimmer Pro Scientia Linz Johannes Kepler Universität Linz, Austria andreas.grimmer@jku.at In dieser Zusammenfassung
Mehr3 Arithmetische Schaltungen
. Schaltungselemente Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel des
MehrGrundlagen der Technischen Informatik. 11. Übung
Grundlagen der Technschen Informatk 11. Übung Chrstan Knell Kene Garante für Korrekt-/Vollständgket 11. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Komparator Adderer / Subtraherer Mehr-Operanden-Adderer
MehrGrundlagen der Technischen Informatik. 9. Übung
Grundlagen der Technschen Informatk 9. Übung Chrstan Knell Kene Garante für Korrekt-/Vollständgket 9. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Komparator Adderer/Subtraherer Mehr-Operanden-Adderer
MehrWandeln Sie die folgenden Zahlen in Binärzahlen und Hexadezimalzahlen. Teilen durch die Basis des Zahlensystems. Der jeweilige Rest ergibt die Ziffer.
Digitaltechnik Aufgaben + Lösungen 2: Zahlen und Arithmetik Aufgabe 1 Wandeln Sie die folgenden Zahlen in Binärzahlen und Hexadezimalzahlen a) 4 D b) 13 D c) 118 D d) 67 D Teilen durch die Basis des Zahlensystems.
MehrDigitaltechnik Grundlagen 5. Elementare Schaltnetze
5. Elementare Schaltnetze Version 1.0 von 02/2018 Elementare Schaltnetze Dieses Kapitel beinhaltet verschiedene Schaltnetze mit speziellen Funktionen. Sie dienen als Anwendungsbeispiele und wichtige Grundlagen
MehrRechnerstrukturen, Teil 1
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 18/19 Prof. Dr. Jian- Jia Chen Fakultät für Informatik Technische Universität Dortmund jian- jia.chen@cs.uni-.de http://ls12- www.cs.tu-.de Übersicht 1. Organisatorisches
Mehr2 Initialisierung clk_mkand= clk_produkt= multiplexer= init/>>1= 6 Schieben clk_mkand= clk_produkt= multiplexer= init/>>1=
Arithmetische Schaltungen c) Vervollständigen Sie nachfolgend abgebildeten Zustands-Automaten so, dass er den Multiplizierer wie gewünscht steuert. Nehmen Sie an, dass Sie zur Detektion des Schleifen-Abbruchs
MehrKapitel 6 - Addierwerke
Kapitel 6 - Addierwerke Versuch 600 Halbaddierer und Volladdierer Der bürgerliche Algorithmus des schriftlichen Addierens zerlegt die binäre Addition in die folgenden elementaren Additionen. Es ergibt
MehrAufgabe 1. Aufgabe 2. Abbildung 1: Schaltung für die Multiplikation mit 4
Aufgabe 1 Eine Zahl a ist mit 8 Bits vorzeichenlos (8 bit unsigned) dargestellt. Die Zahl y soll die Zahl a multipliziert mit 4 sein (y = a 4 D ). a) Wie viele Bits benötigen Sie für die Darstellung von
Mehr3.8 Sequentieller Multiplizierer 159
.8 Sequentieller Multiplizierer 59 Nachfolgende Abbildung zeigt den (unvollständigen) Aufbau einer Schaltung zur Implementierung des gezeigten Multiplikationsverfahrens. b) Vervollständigen Sie die Schaltung
MehrDarstellung von negativen binären Zahlen
Darstellung von negativen binären Zahlen Beobachtung für eine beliebige Binärzahl B, z.b. B=110010: B + NOT(B) ---------------------------------------------- = B + NOT(B) 1 + (Carry) ----------------------------------------------
MehrÜbungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 4 Zahlendarstellung/Rechenarithmetik/Rechenwerke
Übungen zur Vorlesung Technische Informatik I, SS 2001 Strey / Guenkova-Luy / Prager Übungsblatt 4 Zahlendarstellung/Rechenarithmetik/Rechenwerke Aufgabe 1: a) Bestimmen Sie die Darstellung der Zahl 113
Mehr12. Tutorium Digitaltechnik und Entwurfsverfahren
12. Tutorium Digitaltechnik und Entwurfsverfahren Tutorium Nr. 13 Alexis Tobias Bernhard Fakultät für Informatik, KIT Universität des Landes Baden-Württemberg und nationales Forschungszentrum in der Helmholtz-Gemeinschaft
MehrRechnerstrukturen WS 2012/13
Rechnerstrukturen WS 2012/13 Boolesche Funktionen und Schaltnetze Schaltnetze Rechner-Arithmetik Addition Bessere Schaltnetze zur Addition Carry-Look-Ahead-Addierer Multiplikation Wallace-Tree Hinweis:
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrCarry-Lookahead Addierer (CLA)
Carry-Lookahead Addierer (CLA) Idee: Vorausberechnung der Carry-Signale c i für alle n Stellen für i-ten Volladdierer gilt: c i+1 = a i b i + (a i +b i )c i := G i + P i c i G i = a i b i gibt an, ob in
MehrProtokoll zum Praktikum des Moduls Technische Informatik an der JLU Gießen
Protokoll zum Praktikum des Moduls Technische Informatik an der JLU Gießen Technische Informatik Versuch 2 Julian Bergmann, Dennis Getzkow 8. Juni 203 Versuch 2 Einführung Im Versuch 2 sollte sich mit
MehrMusterlösung 1. Mikroprozessortechnik und Eingebettete Systeme 1 WS2015/2016
Musterlösung 1 Mikroprozessortechnik und Eingebettete Systeme 1 WS2015/2016 Hinweis: Die folgenden Aufgaben erheben nicht den Anspruch, eine tiefergehende Kenntnis zu vermitteln; sie sollen lediglich den
MehrDurch das Borgen steht an der Zehner-Stelle jetzt nur noch eine 1 statt einer 2
3.9 Subtraktion 155 3.9 Subtraktion Allgemein Bezeichnungen: Minuend - Subtrahend = Differenz Die Subtraktion zweier Zahlen wird stellenweise ausgeführt. Dabei kann es vorkommen, dass eine größere Zahl
MehrInformatik I Modul 5: Rechnerarithmetik (2)
Herbstsemester 2, Institut für Informatik IFI, UZH, Schweiz Informatik I Modul 5: Rechnerarithmetik (2) 2 Burkhard Stiller M5 Modul 5: Rechnerarithmetik (2) Grundrechenarten Arithmetisch-logische Einheit
MehrZur Multiplikation von Gleitkommazahlen müssen die Mantissen inkl. führender 1, als Festkommazahlen multipliziert werden.
70 Arithmetische Schaltungen Multiplikation vorzeichenbehafteter Zahlen Zur Multiplikation vorzeichenbehafteter Zahlen (er-komplement) kann auf die Schaltung für vorzeichenlose Multiplikation zurückgegriffen
MehrRechnerarithmetik. Vorlesung im Sommersemester Eberhard Zehendner. FSU Jena. Thema: Addierschaltungen
Rechnerarithmetik Vorlesung im Sommersemester 2008 Eberhard Zehendner FSU Jena Thema: Addierschaltungen Eberhard Zehendner (FSU Jena) Rechnerarithmetik Addierschaltungen 1 / 19 Addierer für UInt 2 (l)
MehrDurch das Borgen steht an der Zehner-Stelle jetzt nur noch eine 1 statt einer 2
.9 Subtraktion 55.9 Subtraktion Allgemein Bezeichnungen: Minuend - Subtrahend = Differenz Die Subtraktion zweier Zahlen wird stellenweise ausgeführt. Dabei kann es vorkommen, dass eine größere Zahl von
MehrErste praktische Übung zur Vorlesung Grundlagen der Technischen Informatik
Lehrstuhl für Informatik 12 Cauerstraße 11 91058 Erlangen TECHNICHE FAKULTÄT Erste praktische Übung zur Vorlesung Grundlagen der Technischen Informatik Aufgabe 1 (NAND-chalterfunktion) Es soll ein NAND-Gatter
MehrÜbung zu Grundlagen der Technischen Informatik
Grundlagen der Technischen Informatik 9. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 9. Übungsblatt Themen Aufgabe 1: Aufgabe 2: Aufgabe 3: Aufgabe 4: Multiplexer und De-Multiplexer
Mehr6. Zahlendarstellungen und Rechnerarithmetik
6. Zahlendarstellungen und Rechnerarithmetik... x n y n x n-1 y n-1 x 1 y 1 x 0 y 0 CO Σ Σ... Σ Σ CI z n z n-1 z 1 z 0 Negative Zahlen, Zweierkomplement Rationale Zahlen, Gleitkommazahlen Halbaddierer,
MehrOutline Schieberegister Multiplexer Zähler Addierer. Rechenschaltungen. Marc Reichenbach und Michael Schmidt
Rechenschaltungen Marc Reichenbach und Michael Schmidt Informatik 3 / Rechnerarchitektur Universität Erlangen Nürnberg 05/11 1 / 22 Gliederung Schieberegister Multiplexer Zähler Addierer 2 / 22 Schieberegister
Mehr3 Arithmetische Schaltungen
. Schaltungselemente 7 Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel
MehrKapitel 5. Standardschaltnetze. Prof. Dr. Dirk W. Hoffmann. Hochschule Karlsruhe w University of Applied Sciences w Fakultät für Informatik
Kapitel 5 Standardschaltnetze Prof. Dr. Dirk W. Hoffmann Hochschule Karlsruhe w Universit of Applied Sciences w Fakultät für Informatik Inhalt und Lernziele Inhalt Vorstellung der wichtigsten Standardelemente
MehrGrundlagen der Rechnerarchitektur. Binäre Logik und Arithmetik
Grundlagen der Rechnerarchitektur Binäre Logik und Arithmetik Übersicht Logische Operationen Addition, Subtraktion und negative Zahlen Logische Bausteine Darstellung von Algorithmen Multiplikation Division
MehrIntegrierte Schaltungen
Integrierte Schaltungen Klassen von Chips: SSI (Small Scale Integrated) circuit: 1 bis 10 Gatter MSI (Medium Scale Integrated) circuit: 10 bis 100 Gatter LSI (Large Scale Integrated) circuit: 100 bis 100
MehrDigital Design 2 Schaltnetze (kombinatorische Logik) Digital Design
2 Schaltnetze (kombinatorische Logik) Schaltnetze realisieren eine Schalt- oder Vektorfunktion Y = F (X) X: Eingangsvektor mit den Variablen x 0, x 1, x n Y: Ausgabevektor mit den Variablen y 0, y 1, y
MehrModul Computersysteme Prüfungsklausur SS Prof. Dr. J. Keller LG Parallelität und VLSI Prof. Dr.-Ing. W. Schiffmann LG Rechnerarchitektur
Modul Computersysteme Prüfungsklausur SS 2016 Lösungsvorschläge Prof. Dr. J. Keller LG Parallelität und VLSI Prof. Dr.-Ing. W. Schiffmann LG Rechnerarchitektur 1 Aufgabe 1 Schaltfunktionen (11 Punkte):
Mehr3 Verarbeitung und Speicherung elementarer Daten
3 Verarbeitung und Speicherung elementarer Daten 3.1 Boolsche Algebra Definition: Eine Boolsche Algebra ist eine Menge B mit den darauf definierten zweistelligen Verknüpfungen (+,*) sowie der einstelligen
MehrN Bit binäre Zahlen (signed)
N Bit binäre Zahlen (signed) n Bit Darstellung ist ein Fenster auf die ersten n Stellen der Binär Zahl 0000000000000000000000000000000000000000000000000110 = 6 1111111111111111111111111111111111111111111111111101
Mehrx x y x y Informatik II Schaltkreise Schaltkreise Schaltkreise Rainer Schrader 3. November 2008
Informatik II Rainer Schrader Zentrum für Angewandte Informatik Köln 3. November 008 1 / 47 / 47 jede Boolesche Funktion lässt mit,, realisieren wir wollen wir uns jetzt in Richtung Elektrotechnik und
MehrGTI ÜBUNG 9. Multiplexer, demultiplexer, shifter, cmos und pal FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK 1
GTI ÜBUNG 9 Multiplexer, demultiplexer, shifter, cmos und pal FRIEDRICH-ALEXANDER UNIVERSITÄT ERLANGEN-NÜRNBERG JAN SPIECK AUFGABE CMOS Beschreibung: Sei die Schaltfunktion f x 3, x 2, x, x 0 = x 0 x x
MehrMinimierung nach Quine Mc Cluskey
Minimierung nach Quine Mc Cluskey F(A,B,C,D) =!A!B!C!D +!A!B!C D +!A B!C!D +!A B!C D +!A B C!D +!A B C D + A!B!C!D + A!B!C D + A!B C D + A B C D Notiere die Funktion als # A B C D Gruppe Binärelemente
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 27 4. Vorlesung Inhalt Binäre Darstellung von Integer-Zahlen Vorzeichen-Betrag 2er-Komplement BCD Addition und Subtraktion binär dargestellter Zahlen Carry und Overflow Little Endian
MehrDas negative Zweierkomplementzahlensystem. Ines Junold 23. Februar 2010
Das negative Zweierkomplementzahlensystem Ines Junold 23. Februar 2010 1 Inhaltsverzeichnis 1 Einleitung 3 2 Das konventionelle Zweierkomplement 4 2.1 Definition.......................................
MehrZahlen im Computer (Klasse 7 Aufbaukurs Informatik)
Zahlen im Computer (Klasse 7 Aufbaukurs Informatik) Die Bildauswahl erfolgte in Anlehnung an das Alter der Kinder Prof. J. Walter Bitte römische Zahlen im Geschichtsunterricht! Messsystem mit Mikrocontroller
MehrGrundlagen der Technischen Informatik. 9. Übung
Grundlagen der Technischen Informatik 9. Übung Christian Knell Keine Garantie für Korrekt-/Vollständigkeit 9. Übungsblatt Themen Aufgabe : Aufgabe 2: Aufgabe 3: Aufgabe 4: CMOS-Gatterschaltungen PAL-Implementierung
Mehr, SS2012 Übungsgruppen: Do., Mi.,
VU Technische Grundlagen der Informatik Übung 3: Schaltnete 83.579, SS202 Übungsgruppen: Do., 9.04. Mi., 25.04.202 Aufgab: Vereinfachung mittels KV-Diagramm Gegeben ist folgende Wahrheitstafel: e 0 Z Z
MehrBinäre Darstellung ganzer Zahlen
Vorlesung Objektorientierte Softwareentwicklung Exkurse use Binäre Darstellung ganzer Zahlen Binärdarstellung natürlicher Zahlen Ganze Zahlen im Einerkomplement Ganze Zahlen im Zweierkomplement Elementare
MehrRechnernetze und Organisation
Arithmetic Logic Unit ALU Professor Dr. Johannes Horst Wolkerstorfer Cerjak, 9.2.25 RNO VO4_alu Übersicht Motivation ALU Addition Subtraktion De Morgan Shift Multiplikation Gleitkommazahlen Professor Dr.
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 2007 3. Vorlesung Inhalt Zahlensysteme Binäre Darstellung von Integer-Zahlen Vorzeichen-Betrag Binary Offset 1er-Komplement 2er-Komplement Addition und Subtraktion binär dargestellter
Mehr5. Computer Arithmetik. a i b i C in i-1 C out i s i. a b hc out hs. Addition mit Volladddierer (1 Bit) Halbadddierer (1 Bit) b c in.
5. Computer Arithmetik In diesem Abschnitt wollen wir einige grundlegende Techniken kennen lernen, mit denen in Computern arithmetische Operationen ausgeführt werden. Das dabei erworben Wissen werden wir
MehrSeminararbeit Sommersemester 2017
Schaltkreise für die Addition Seminararbeit Sommersemester 2017 Bearbeitet von: Maximilian Breymaier (Matrikelnummer: 57214) Christoph Mantsch (Matrikelnummer: 57266) Betreuer: Prof. Dr. Thomas Thierauf
MehrVon der Schaltungslogik zur Informationsverarbeitung
Wintersemester 7/8 Schaltungslogik. Kapitel Von der Schaltungslogik zur Informationsverarbeitung Prof. Matthias Werner Professur Betriebssysteme 49 Schaltnetze! Gatter implementieren boolesche Funktionen
MehrInformationsmenge. Maßeinheit: 1 Bit. 1 Byte. Umrechnungen: Informationsmenge zur Beantwortung einer Binärfrage kleinstmögliche Informationseinheit
Informationsmenge Maßeinheit: 1 Bit Informationsmenge zur Beantwortung einer Binärfrage kleinstmögliche Informationseinheit 1 Byte Zusammenfassung von 8 Bit, kleinste Speichereinheit im Computer, liefert
MehrGrundlagen der Rechnerarchitektur
Grundlagen der Rechnerarchitektur [CS3100.010] Wintersemester 2014/15 Heiko Falk Institut für Eingebettete Systeme/Echtzeitsysteme Ingenieurwissenschaften und Informatik Universität Ulm Kapitel 5 Rechnerarithmetik
MehrRechnerstrukturen, Teil 1. Vorlesung 4 SWS WS 14/15
Rechnerstrukturen, Teil 1 Vorlesung 4 SWS WS 14/15 Prof. Dr Jian-Jia Chen Dr. Lars Hildebrand Fakultät für Informatik Technische Universität Dortmund lars.hildebrand@tu-.de http://ls1-www.cs.tu-.de Übersicht
MehrSchriftliche Prüfung
OTTO-VON-GUERICKE-UNIVERSITÄT MAGDEBURG FAKULTÄT FÜR INFORMATIK Schriftliche Prüfung im Fach: Technische Grundlagen der Informatik Studiengang: Bachelor (CV / CSE / IF / WIF) am: 19. Juli 2008 Bearbeitungszeit:
MehrMenschliches Addierwerk
Menschliches Addierwerk Einleitung In seinem Buch The Three-Body Problem 1 beschreibt der chinesische Autor Liu Cixin die Entwicklung eines Computers, der aus mehreren Millionen Menschen zusammengesetzt
MehrRückblick. Zahlendarstellung zu einer beliebigen Basis b. Umwandlung zwischen Zahlendarstellung (214) 5 = (278) 10 =(?) 8
Rückblick Zahlendarstellung zu einer beliebigen Basis b (214) 5 = Umwandlung zwischen Zahlendarstellung (278) 10 =(?) 8 25 Rückblick Schnellere Umwandlung zwischen Binärdarstellung und Hexadezimaldarstellung
MehrRechnerarithmetik. Vorlesung im Sommersemester Eberhard Zehendner. FSU Jena. Thema: Multiplikation
Rechnerarithmetik Vorlesung im Sommersemester 2008 Eberhard Zehendner FSU Jena Thema: Multiplikation Eberhard Zehendner (FSU Jena) Rechnerarithmetik Multiplikation 1 / 28 Multiplikation in UInt 2 (l),
MehrRechnerstrukturen. Michael Engel und Peter Marwedel SS TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik SS 2013 Hinweis: Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 25. April 2013 1 Boolesche
MehrRechnerstrukturen. Michael Engel und Peter Marwedel WS 2013/14. TU Dortmund, Fakultät für Informatik
Rechnerstrukturen Michael Engel und Peter Marwedel TU Dortmund, Fakultät für Informatik WS 2013/14 Folien a. d. Basis von Materialien von Gernot Fink und Thomas Jansen 30. Oktober 2013 1/35 1 Boolesche
MehrRechnerstrukturen WS 2012/13
Rechnerstrukturen WS 2012/13 Boolesche Funktionen und Schaltnetze Rechner-Arithmetik Addition (Wiederholung) Multiplikation Wallace-Tree Subtraktion Addition negativer Zahlen Gleitkommazahlen-Arithmetik
Mehr3 Rechnen und Schaltnetze
3 Rechnen und Schaltnetze Arithmetik, Logik, Register Taschenrechner rste Prozessoren (z.b. Intel 4004) waren für reine Rechenaufgaben ausgelegt 4 4-Bit Register 4-Bit Datenbus 4 Kbyte Speicher 60000 Befehle/s
MehrGrundlagen der Technischen Informatik
TECHNISCHE FAKULTÄT 11. Übung zur Vorlesung Grundlagen der Technischen Informatik Aufgabe 1 (VHDL) Gegeben ist ein binärer Taschenrechner (siehe Abb. 1), der als Eingabe die Tasten 0, 1, +, - und = und
MehrMultiplizierer. Beispiel komplexer arithmetischer Schaltung. Langsamer als Addition, braucht mehr Platz. Sequentielle Multiplikation
Multiplizierer 1 Beispiel komplexer arithmetischer Schaltung Langsamer als Addition, braucht mehr Platz Sequentielle Multiplikation Kompakte kombinatorische Variante mit Carry-Save-Adders (CSA) Vorzeichenbehaftete
MehrBoolesche Algebra (1)
Boolesche Algebra (1) Definition 1: Sei B = Σ 2 = {0,1} das Alphabet mit den Elementen 0 und 1. Seien auf B die 3 Operatoren einer Algebra wie folgt definiert für x,y aus B: x+y := Max(x,y), x y := Min(x,y),
MehrWirtschaftsingenieurwesen Elektronik/Schaltungstechnik Prof. M. Hoffmann FB ETIT Übung 7 Schaltnetze 2
Wirtschaftsingenieurwesen Elektronik/chaltungstechnik Prof. M. Hoffmann FB ETIT Übung 7 chaltnetze 2 Kenntnisse bezüglich der logischen Grundfunktionen sowie der Regeln und Gesetze der chaltalgebra sind
Mehr2.1 Boole sche Funktionen
. Grundlagen digitaler Schaltungen. Boole sche Funktionen Darstellung Boolescher Funktionen. Boole sche lgebra Sätze der Booleschen lgebra.3 Realisierung von Booleschen Funktionen Normalformen zweistufiger
MehrÜbungsklausur - Beispiellösung
Digitale Systeme Übungsklausur - Beispiellösung Aufgabe 1 (a) Benutzt man n Bit für die Darstellung im 2-Komplement, so deckt man den Wertebereich von 2 n 1 bis 2 n 1 1 ab. Also ergibt sich der abgedeckte
Mehr3-BIT VOLLADDIERER MIT EINZELNEM EINGABE-DATENBUS
Physikalisches Praktikum für Vorgerückte 3-BIT VOLLADDIERER MIT EINZELNEM EINGABE-DATENBUS Simon C. Leemann, Abteilung für Physik Versuch: Digitale Elektronik November 998 Zusammenfassung In diesem Bericht
Mehr3 Arithmetische Schaltungen
. Schaltungselemente Arithmetische Schaltungen. Schaltungselemente Logikgatter Treiber; gibt am Ausgang denselben Logikpegel aus, der auch am Eingang anliegt Inverter; gibt am Ausgang den Logikpegel des
MehrRechnergrundlagen SS Vorlesung
Rechnergrundlagen SS 27 5. Vorlesung Inhalt Interpretation hexadezimal dargestellter Integer-Zahlen Little Endian / Big Endian Umrechnung in eine binäre Darstellung Ausführung von Additionen Optimierte
Mehr6 Schaltwerke und endliche Automaten
6 Schaltwerke und endliche Automaten 6.1 Entwicklungsstufen 143 In diesem Abschnitt wird gezeigt, wie das Blockschaltbild aus 1.4 realisiert werden kann. Mithilfe der entwickelten Speicherbausteine und
MehrII. Grundlagen der Programmierung
II. Grundlagen der Programmierung II.1. Zahlenssteme und elementare Logik 1.1. Zahlenssteme 1.1.1. Ganze Zahlen Ganze Zahlen werden im Dezimalsstem als Folge von Ziffern 0, 1,..., 9 dargestellt, z.b. 123
MehrZahlensysteme und Kodes. Prof. Metzler
Zahlensysteme und Kodes 1 Zahlensysteme und Kodes Alle üblichen Zahlensysteme sind sogenannte Stellenwert-Systeme, bei denen jede Stelle innerhalb einer Zahl ein besonderer Vervielfachungsfaktor in Form
MehrEingebettete Systeme
Einführung in Eingebettete Systeme Vorlesung 7 Bernd Finkbeiner 03/12/2014 finkbeiner@cs.uni-saarland.de Prof. Bernd Finkbeiner, Ph.D. finkbeiner@cs.uni-saarland.de 1 Schaltfunktionen! Schaltfunktion:
Mehr3.6 Bemerkungen zur Umformung boolescher Formeln (NAND): doppelte Negation
3.6 Bemerkungen zur Umformung boolescher Formeln (NAND): Häufig verwendeten Umformungen sind: Idempotenz doppelte Negation De Morgan a = a a a = a a + b = a b ADS-EI 3.6 Bemerkungen zur Umformung boolescher
MehrLösungsvorschlag 4. Übung Technische Grundlagen der Informatik II Sommersemester 2009
Fachgebiet Rechnerarchitektur Fachbereich Informatik Lösungsvorschlag 4. Übung Technische Grundlagen der Informatik II Sommersemester 2009 Aufgabe 4.1: Zahlensysteme a) Bitte füllen Sie die leeren Zellen
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Arndt Bode Einführung in die Rechnerarchitektur Wintersemester 21/217 Lösungsvorschlag
Mehr2.Vorlesung Grundlagen der Informatik
Christian Baun 2.Vorlesung Grundlagen der Informatik Hochschule Darmstadt WS1112 1/16 2.Vorlesung Grundlagen der Informatik Christian Baun Hochschule Darmstadt Fachbereich Informatik christian.baun@h-da.de
MehrGrundlagen der Technischen Informatik
Universität Duisburg-Essen PRAKTIKUM Grundlagen der Technischen Informatik VERSUCH 2 Schaltungssimulation und Schaltungsanalyse Name: Vorname: Betreuer: Matrikelnummer: Gruppennummer: Datum: Vor Beginn
MehrALU ALU. ALU-Aufbau. Eine ALU (arithmetisch-logische Einheit) besteht in der Regel aus. Addierer. Logischer Einheit. Shifter
ALU ALU-Aufbau Eine ALU (arithmetisch-logische Einheit) besteht in der Regel aus Addierer Logischer Einheit Shifter Eingänge in eine ALU: zwei Operanden, Instruktionscode OP1 OP0 Ausgänge einer ALU: Ergebnis,
MehrEine Logikschaltung zur Addition zweier Zahlen
Eine Logikschaltung zur Addition zweier Zahlen Grundlegender Ansatz für die Umsetzung arithmetischer Operationen als elektronische Schaltung ist die Darstellung von Zahlen im Binärsystem. Eine Logikschaltung
MehrZahlendarstellungen und Rechnerarithmetik*
Zahlendarstellungen und Rechnerarithmetik* 1. Darstellung positiver ganzer Zahlen 2. Darstellung negativer ganzer Zahlen 3. Brüche und Festkommazahlen 4. binäre Addition 5. binäre Subtraktion *Die Folien
MehrFAKULTÄT FÜR INFORMATIK
FAKULTÄT FÜR INFORMATIK TECHNISCHE UNIVERSITÄT MÜNCHEN Lehrstuhl für Rechnertechnik und Rechnerorganisation Prof. Dr. Martin Schulz Einführung in die Rechnerarchitektur Wintersemester 2017/2018 Lösungsvorschlag
MehrLehrveranstaltung: Digitale Systeme. KS-Praktikums-Vorbereitung Dipl.-Inf. Markus Appel , , ,
Lehrveranstaltung: Digitale Systeme KS-Praktikums-Vorbereitung Dipl.-Inf. Markus Appel 24.04.2012, 25.04.2012, 26.04.2012, 27.04.2012 Übersicht Kombinatorische Schaltungen n-bit-addierer Minimierungsverfahren
MehrComputational Engineering I
DEPARTMENT INFORMATIK Lehrstuhl für Informatik 3 (Rechnerarchitektur) Friedrich-Alexander-Universität Erlangen-Nürnberg Martensstraße 3, 91058 Erlangen 01.02.2017 Probeklausur zu Computational Engineering
MehrWerbeblock: Hiwis gesucht
Werbeblock: Hiwis gesucht Wir suchen engagierte Studierende, die Computersysteme mit sehr gutem Erfolg bestanden haben und die sich für das Thema interessieren! Mitarbeit als Hiwis in Computersysteme im
MehrGTI ÜBUNG 4 BINÄR-, HEX- UND GLEITKOMMAZAHLEN-ARITHMETIK
1 GTI ÜBUNG 4 BINÄR-, HEX- UND GLEITKOMMAZAHLEN-ARITHMETIK Aufgabe 1 Bin- und Hex Arithmetik 2 Führen Sie die folgenden Berechnungen im angegebenen Zahlensystem aus, ohne die Zahlen ins Dezimalsystem umzuwandeln:
MehrERA-Zentralübung 12. Maximilian Bandle LRR TU München Maximilian Bandle LRR TU München ERA-Zentralübung 12
ERA-Zentralübung 12 Maximilian Bandle LRR TU München 27.1.2017 Schaltungsentwurf IV Rest von letzter Übung Aufgabe 11.1 Standardschaltnetze Aufgabe 10.3.3 Automaten 8 Erzeugung der Ausgabe Zuweisung der
MehrE Zahlendarstellungen und Rechnerarithmetik
E Zahlendarstellungen und Rechnerarithmetik Einordnung in das Schichtenmodell: 1. Darstellung positiver ganzer Zahlen 2. binäre Addition 3. Darstellung negativer ganzer Zahlen 4. binäre Subtraktion 5.
Mehr3 Initialisierung. Initialisierung. Addieren clk_mkand= clk_produkt= multiplexer= multiplexer= I0 init/>>1= mon. init/>>1= 0.
u Arithmetische Schaltungen c) Vervollständigen Sie nachfolgend abgebildeten s-automaten so, dass er den Multiplizierer wie gewünscht steuert Nehmen Sie an, dass Sie zur Detektion des Schleifen-Abbruchs
Mehr