Kapitel 5. Standardschaltnetze. Prof. Dr. Dirk W. Hoffmann. Hochschule Karlsruhe w University of Applied Sciences w Fakultät für Informatik

Transkript

1 Kapitel 5 Standardschaltnetze Prof. Dr. Dirk W. Hoffmann Hochschule Karlsruhe w Universit of Applied Sciences w Fakultät für Informatik

2 Inhalt und Lernziele Inhalt Vorstellung der wichtigsten Standardelemente Nur kombinatorische Logik, kein Gedächtnis Multiplexer Demultiplexer PALs, PLAs Halbaddierer, Volladdierer Carr-Ripple-Addierer Carr-Look-Ahead-Addierer ALU Lernziele Kenntnis über Aufbau und Funktion der Schaltelemente 5. 2

3 Multiplexer 2: x 4 4: x 4 x 5 8: x 6 x 7 x 8 0 s s x 4 s 2 s s 2 s x x 5 0 x 6 0 x 7 x

4 Multiplexer-Implementierung x 4 x 5 x 6 8: x 4 x 7 x 8 x 5 s 2 s s 2 s x x x x x 5 0 x 6 0 x 7 s 2 s x

5 Steuerung des Datenflusses Multiplexer-Anwendungen Hier steuert der Multiplexer, ob das Ergebnis des Addierers oder des Multiplizierers weiterverwendet werden soll. Analogie: Schienenverkehr Multiplexer entspricht der Weichensteuerung Addierer 2: Multiplizierer Abbildung 7.4: Abbildung 7.3: Schienenanalogon. Das 5. 5

6 Schaltnetzsnthese mit Multiplexern Erster Schritt Zweiter Schritt Dritter Schritt Vierter Schritt

7 Demultiplexer 2 2 x :2 DE x :4 DE 3 4 s 2 0 x 0 0 x s x x x x 5. 7

8 Demultiplexer-Anwendungen (2) Realisierung von logischen Funktionen Der Decoder erzeugt alle 2 n Minterme seiner n Steuerleitungen Ein ODER-Gatter erzeugt die Einsmenge der Funktion c b a DX (a,b,c) c b a 5. 8

9 Programmierbare Logikbausteine UND-Matrix ODER-Matrix x n m 5. 9

10 UND-Matrix Beispiel ODER-Matrix x 4 f f 2 f 3 f

11 Halbaddierer Addierer Addiert zwei Binärziffern Ergebnis ist der Summenwert und ein Übertrag Es werden 2 Eingänge und zwei Ausgänge benötigt Fall Fall = = 0 x = HA z c z c = HA x Fall 3 Fall = 0 + = 0 x z c

12 Volladdierer Volladdierer Addiert zwei Binärziffern unter Berücksichtigung eines Übertrags Ziel: Addition mehrstelliger Binärzahlen x i i c i = z i c i+ z i c i+ = x i i c i x i = x i i c i z i c i+ i = z i c i c i

13 Addierer Carr-Ripple-Addierer Idee: Sequenzielle Aneinanderschaltung von Volladdierern c n z n- Vorteile Ý Ý n- x n-... z 2 2 Ökonomisch: Pro Bit genau ein Volladdierer Gatteraufwand steigt linear mit der Bitbreite Nachteile Þ Hohe Laufzeit (Carr-Bit wird von rechts nach links durchgereicht) z z 0 0 x 0 c 0 (=0) 5. 3

14 Addierer Verbesserungsidee Parallele Berechnung aller Übertrag-Bits mithilfe eines zweistufigen Schaltnetzes x n- n- 2 0 x 0... c n z n- z 2 z z 0 c 0 (=0) 5. 4

15 Vorausberechnung des Carr-Bits x i = n Rekursionsschema: i n c i+ =(x i ^ i ) _ (c i ^ (x i = i )) Abkürzende Schreibweise: = z i g i := x i ^ i p i := x i = i c i c i+ n Dann gilt: c i+ = g i _ (c i ^ p i ) Abbildung 7.28: 5. 5

16 Carr-look-ahead-Addierer x = = = = g 3 p 3 g 2 p 2 g p g 0 p 0 c 0 (=0) c 3 c 2 c = = = = c 4 z 3 z 2 z z

17 Einfache Arithmetikeinheit ü b 4 b 3 b 2 b a 4 a 3 a 2 a s 4 s 3 = = = = = = = = z 4 z 3 z 2 z s 2 s c c 2 c 3 c 4 S S S S Z C C C- 0 0 C C+A 0 0 C-A- 0 0 C+A- 0 C-A C+B 0 0 C+B- 0 0 C-B- 0 C-B C+A+B 0 C+B-A- 0 C+A-B- C-A-B

18 Eine einfache arithmetisch-logische Einheit c x 0 s 3 s 2 = = = = = = = = z 3 z 2 z z 0 s s 3 s 2 s z x x x x 4 0 x + 5 x 5. 8